SEMICONDUCTOR STORAGE DEVICE

Patent number:

JP2187987

Publication date:

1990-07-24

SATO KATSUYUKI; others: 06

Applicant:

HITACHI LTD; others: 01

Classification:

- international:

G11C11/403; G11C11/401; H01L27/108

- european:

Application number:

JP19890008034 19890117


Priority number(s):

BEST AVAILABLE COPY

Abstract of JP2187987

PURPOSE:To contrive the realization of low power consumption by setting the number of simultaneous selection of word lines in a self-refresh mode of a pseudo static type RAM, etc., to integer multiple of a regular mode and setting a refresh period in the self-refresh mode to integer multiple.

CONSTITUTION:At the time of a self-refresh mode, eight pieces of memory arrays MARY0L-3L and 0R-3R corresponding to all memory a mats MAT0-3 are brought to operating state simultaneously, and refresh operations of eight pieces of word lines are executed simultaneously, executed autonomously and periodically by four folds of a prescribed refresh period, and a refresh address counter RFC is updated each time. The lower 2 bits of the counter RFC is fixed to logic '0', and only the upper 9 bits are updated. In such a way, the number of times of a refresh operation per unit time in a self-refresh mode of a pseudo static type RAM is curtailed, by which an average operating current is curtailed remarkably and low power consumption can be realized.



Data supplied from the esp@cenet database - Worldwide

⑩日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平2-187987

⑤Int.Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)7月24日

G 11 C 11/403

8522-5B 8522-5B

G 11 C 11/34

371 J K*

審査請求 未請求 請求項の数 18 (全47頁)

の発明の名称 半導体記憶装置

②特 願 平1-8034

❷出 願 平1(1989)1月17日

⑩発明者 佐藤 克之

東京都青梅市今井2326番地 株式会社日立製作所デバイス

⑫発 明 者 梶 本 毅

開発センタ内 東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

⑪出 願 人 株式会社日立製作所

②出 願 人 日立超エル・エス・ア

イエンジニアリング株

式会社

创代 理 人 弁理士 徳若 光政

最終頁に続く

東京都千代田区神田駿河台4丁目6番地東京都小平市上水本町5丁目20番1号

明 相 差

- 発明の名称
 半導体記憶装置
- 2. 特許請求の範囲
 - 1. 指定されるワード線が択一的に選択状態とさ れることによって選択的に動作状態とされる復 数のメモリアレイと、リフレッシュ動作を実行 すべきアドレスを順次指定するリフレッシュア ドレスカウンタとを具備し、かつ、通常の書き 込み及び読み出しモードに加えて、上記リフレ ッシュアドレスカウンタを単発的に更新し対応 するアドレスに関するリフレッシュ動作を実行 するオートリフレッシュモードと、上配リフレ ッシュアドレスカウンタを自律的に更新し対応 する複数のアドレスに関するリフレッシュ動作 を順次断続的に実行するセルフリフレッシュモ ードとを有するものであって、上記セルフリフ レッシュモードにおいて同時に動作状態とされ る上記メモリアレイの数が、上記通常の書き込 . み及び読み出しモードならびにオートリフレッ

シュモードにおいて同時に動作状態とされる上記メモリアレイの数に比較して多くされること を特徴とする半導体記憶装置。

2. 上記半導体記憶装置は、さらに、上記メモリ アレイに対応して設けられる複数のセンスアン プを具備するものであり、上記センスアンプの それぞれは、対応する上記メモリアレイのデー 夕線に対応して設けられる複数の単位増幅回路 と、第1の共通ソース線を介して上記単位増幅 国路に第1の電源電圧を供給する複数の第1の 駆動MISFETと、第2の共通ソース線を介 して上記単位増幅回路に第2の電源電圧を供給 する複数の第2の駆動MISFBTとを含むも のであって、上記第1及び第2の駆動MISF ETは、上記通常の書き込み及び抗み出しモー ドならびにオートリフレッシュモードにおいて 「それぞれ所定の時間をおいて順次オン状態とさ れ、上記セルフリフレッシュモードにおいてそ の一郎がそれぞれ部分的にオン状態とされるも のであることを特徴とする特許請求の範囲第1

項記載の半導体記憶装置。

- 3. 上記セルフリフレッシュモードにおいて部分 的にオン状態とされる上記第1及び第2の駆動 MISFETは、上記センスアンプあたりそれ ぞれ1個であって、かつ、それぞれ所定の時間 をおいて頃次オン状態とされるものであること を特徴とする特許請求の範囲第2項記載の半導 体記憶装置。
- 4. 上記センスアンプに対応して設けられる上記 第1の駆動MISFETの数は、対応して設け られる上記第2の駆動MISFETの数に比較 して多くされるものであることを特徴とする特 許済次の範囲第2項又は第3項記載の半導体記 憶装置。
- 5. 上記りフレッシュアドレスカウンタは、上記 オートリフレッシュモードにおいてその全ピットが有効とされ、上記セルフリフレッシュモー ドにおいてその一部のピットが部分的に無効と されるものであることを特徴とする特許資求の 範囲第1項、第2項、第3項又は第4項配載の

半導体記憶装置。

- 6. 上記半導体記憶装置は、上記セルフリフレッシュモードが識別される当初において1回のリフレッシュ動作を実行し、その後所定の間隔のにリフレッシュ動作を実行するといて周期的にリフレッシュ動作を実行するといて周期のにリフレッシュ動作をを動けるによれて同期のにリフレッシュが作をを動りまたといった。とを特徴とする特許請求のを開第5項記載の半導体記憶装置。
- 7. 上記半導体記憶装置は、さらに、基板パックパイアス電圧をモニタし上記セルフリフレッシュモードにおいてその動作が選択的に停止されるレベル検出回路と、上記レベル検出回路の出力信号が有効とされるときあるいは上記セルフリフレッシュモードにおいてリフレッシュ動作が実行されるとき選択的に動作状態とされ上記基板パックパイアス電圧を形成する第1の電圧系生回路と、上記基板パックバイアス電圧を形成する第1の電圧

成し上記セルフリフレッシュモードにおいてその動作が選択的に停止される第2の電圧発生回路とを含む基板バックバイアス電圧発生回路を 具備するものであることを特徴とする特許請求 の範囲第1項、第2項、第3項、第4項、第5 項又は第6項記載の半導体記憶装置。

- 8. 上記第1の電圧発生回路は、上記第2の電圧 発生回路に比較してその電波供給能力が大きく されることを特徴とする特許請求の範囲第7項 記載の半導体記憶装置。
- 9. 上記半導体記憶装置は、擬似スタティック型 RAMであることを特徴とする特許請求の範囲 第1項、第2項、第3項、第4項、第5項、第 6項、第7項又は第8項記載の半導体記憶装置。
- 10. 指定されるワード線が択一的に選択状態とされることによって選択的に動作状態とされかつ 第1の動作モードにおいて所定数ずつ同時に動 作状態とされ第2の動作モードにおいて上記所 定数より多い他の所定数ずつ同時に動作状態と される複数のメモリアレイと、所定のブースト

容量を含み回路の電班より高い所定のブーストレベルとされるワード線選択タイミング信号を形成する信号発生回路と、上記メモリアアアの指定されるワード線に上記メモリアアアアアではないが信号を択一的に伝達する複数のXアドレスデコーダとを具備するものであってド級スアドレスデコーダとを具備するものに自己を発としているが、上記訳路に対して選択的に結合されるダミー容量が設けられることを特徴とする単導体配便装置。

- 11. 上記グミー容量は、上記第1の動作モードにおいて同時に選択状態とされるワード線の寄生容量値と、上記第2の動作モードにおいて同時に選択状態とされるワード線の寄生容量値との差に相当する静電容量値を有するものであることを特徴とする特許請求の範囲第10項記載の半導体記憶装置。
- 12. 上記第1の動作モードは、通常の書き込み又

は読み出しモードあるいはオートリフレッシュ モードであって、上記第2の動作モードは、セルフリフレッシュモードであることを特徴とす る特許請求の範囲第10項又は第11項記載の 半導体記憶装置。

- 13. 上記半導体記憶装置は、擬似スタティック型 RAMであることを特徴とする特許請求の範囲 第10項、第11項又は第12項記載の半導体 記憶装置。
- 14. 複数のポンディングパッドを有し、かつ上記ポンディングパッドが半導体基板面の各層に近接する位置を避けて配置されることを特徴とする半導体記憶装置。
- 15. 上記半導体基板面の隅に近接する位置には、 上記半導体記憶装置を構成する所定の回路プロックが形成されることを特徴とする特許請求の 範囲第14項記載の半導体記憶装置。
- 16.複数のボンディングパッドを有し、かつ上記 ボンディングパッドが半導体基板面の側辺の中 央に近接する位置を避けて配置されることを特

ッドに隣接又は近接して配置され対応する上記 ボンディングパッドを介して入力される入力信 号を受ける入力バッファ及び/又は対応する上 記ボンディングパッドを介して出力される出力 信号を送出する出力バッファとを具備すること を特徴とする半導体記憶装置。

做とする半導体記憶装置。

17. 上記半導体記憶装置は、上記半導体基板面の

上下又は左右に分割して配置される複数のメモ リアレイと、その一部が上記半導体基板面の中

央部に上記複数のメモリアレイにはさまれて配

選される周辺回路とを備えるものであって、上 記半導体基板面の側辺の中央に近接する位置に

は、上記周辺回路の他の一部が配置されること を特徴とする特許請求の範囲第16項記載の半

18. 半導体基版面の側辺にそって配置される複数

のポンディングパッドと、上記ポンディングパ

3. 発明の詳細な説明

導体記憶装置.

(産業上の利用分野)

この発明は、半導体記憶装置に関するもので、例えば、擬似スタティック型RAM (ランダムアクセスメモリ) 等に利用して特に有効な技術に関するものである。

(従来の技術)

一方、ダイナミック型RAMや上記旋似スタテ

ィック型RAM等の低消費電力化を図る一つの方法として、メモリアレイをデータ線の延長方向に分割し、これらを選択的に動作状態とするアレイ分割方式がある。さらに、NチャンネルMOSFET (Metal Oxide Semiconductor Field Effect Transistor) 等のMISFET (M-

etal Insulator Semiconductor FET)からなるダイナミック型メモリセルを用いたダイナミック型RAMや擬似スタティック型RAM等において、半導体基板に適当な負の基板バックバイアス電圧を供給することで各回路案子の接合容量を制御し、動作の安定化を図る方法が知られている。このとき、ダイナミック型RAMや擬似スタティック型RAM等は、回路の電源電圧をもとに上記基板バックバイアス電圧を形成する基板バックバイアス電圧発生回路を内蔵する。

オートリフレッシュモード及びセルフリフレッシュモードを有しかつアレイ分割方式を採る疑似 スタティック型RAMについて、例えば、198 7年3月、毎日立製作所発行の「日立 I C メモリ データブック』第229頁~第234頁に記載されている。また、基板バックバイアス選圧発生回路を内蔵するダイナミック型RAMについて、例えば、特開昭61-065729号公報等に記載されている。

(発明が解決しようとする課題)

上記に記載されるようなアレイ分割方式を採る 従来の駆似スタティック型RAM等において、同 時に動作状態とされるメモリアレイ言い換えると 同時に選択状態とされるワード線の数は、許容し うる消費電力ならびに必要とされるリフレッシュ 周期等に従って選定され、動作モードに関係なく 同数とされる。

一方、擬似スタティック型RAM等のセルフリフレッシュモードにおけるメモリアレイの平均動作電流は、同時に選択状態とされるワード級の数すなわちリフレッシュ周期に関係なくほぼ一定であるが、アドレスデコーダ等を含むメモリアレイ周辺四路の平均動作電流は、リフレッシュ周期の逆数すなわちリフレッシュ動作回数にほぼ比例し

ード線に伝達されるワード線選択タイミング信号 に対する負荷量が変化し、所定のブーストレベル が得られない。

(3)動作モードに応じてリフレッシュアドレスカウンタの歩連モードを変化させる必要が生じ、このためにリフレッシュアドレスカウンタの下位にいたいて選択的に無効とする方法を採らざるをえないが、ある時間継続されるオートリフレッシュモードを繰り返す切合、あるいはオートリフレッシュモードとかある周期で繰り返した場合、リフレッシュアドレスカウンタが正常に歩速されない。

一方、上記擬似スタティック型RAM等に内蔵される基板パックパイアス電圧発生回路は、その動作電流を削減する意味から、比較的大きな電波供給能力を有し擬似スタティック型RAMが通択状態とされるときあるいは基板パックパイアス電圧をモニタするレベル検出回路の出力信号が有効とされるとき選択的に動作状態とされる第1の電

て大きくなる。つまり、擬似スタティック型RAMのセルフリフレッシュモードにおける動作電波は、同時に選択状態とされるワード線の数によって左右され、その結果、バッテリバックアップ時等における擬似スタティック型RAM等の低消費電力化が制限される。

これに対処するため、本願発明者等は、セルフリフレッシュモードにおいて同時に選択状態に決した。 れるワード線の数を、通常の書き込み及び読みした。 しモードならびにオートリフレッシュモードのの数 のようないくつかの問題点が生じた。すなわちで のようないくつかの問題点が生じた。すなわち代数のようないくつかの問題点が生じた。 とされるメモリアレイの数が増えることで、同時に動作状態とされるセンスアンプの数が増え、 に動作状態とされるセンスアンプの数が増え、 に動作状態とされるセンスアンプの数が増え、 に動作状態とされるセンスアンプの数が増える。 に動作状態とされるセンスアンプの数が増える。 に動作状態とされるセンスアンプの数が増え、 に動作状態とされるセンスアンプの数が増え、 にして動作電波のピーク値が大きくなる。 その動作で動作である。 というないるという型 R

(2)同時に選択状態とされるワード線数が動作モードによって変化することで、選択状態とされるワ

圧発生回路と、比較的小さな電流供給能力を有し 定常的に動作状態とされる第2の電圧発生回路と により構成される。つまり、基板バックバイアス 電圧発生回路を内蔵する従来の疑似スタティック 型RAM等では、回路の平均的な動作時間が極端 に少ないセルフリフレッシュモードにおいて、上 記レベル検出回路と第2の電圧発生回路が定常的 に動作状態とされる。このため、さらに、

(4) 擬似スタティック型RAM等のセルフリフレッシュモードにおける低消費電力化が、上記レベル 検出回路及び第2の電圧発生回路の動作電波によって制度される。

という問題が生じた。

この発明の第1の目的は、疑似スタティック型 RAM等のセルフリフレッシュモードにおけるワード線の同時選択数を最適化することにある。

この発明の第2の目的は、ワード線の同時選択 数を最適化することにともなう観察ノイズの増大 を抑制することにある。

この発明の第3の目的は、擬似スタティック型

RAMの動作モードによってワード線の同時選択 数が異なることによるワード線のブーストレベル の変化を抑制することにある。

この発明の第4の目的は、擬似スタティック型 RAMの動作モードによってその歩進モードが変 化されるリフレッシュアドレスカウンタの誤動作 を防止することにある。

この発明の第5の目的は、擬似スタティック型 RAM等に内蔵される基板バックバイアス電圧発 生回路を効率的に動作状態とし、その動作電流を 削減することにある。

この発明のさらなる目的は、セルフリフレッシュモードを有しかつ基板パックパイアス電圧発生 回路を内蔵する擬似スタティック型RAM等の動作を安定化しつつ、その低消費電力化を推進することにある。

この発明の前記ならびにその他の目的と新規な 特徴は、この明細書の記述及び添付図面から明ら かになるであろう。

(課題を解決するための手段)

比較的大きな電波供給能力を有し通常の動作モード及びオートリフレッシュモードにおいて上記レベル検出国路の出力循号が有効とされるときあるいはセルフリフレッシュモードにおいてリフレッシュ動作が実行されるとき選択的に動作状態とされる第1の電圧発生回路と、比較的小さな電波供給能力を有しセルフリフレッシュモードにおいて選択的にその動作が停止される第2の電圧発生回路とにより構成するものである。

(作 用)

上記した手段によれば、擬似スタティック型RAMのセルフリフレッシェモードにおけるワード 級の同時選択数を最適化し、その平均消費電力を 大幅に削減できる。また、ワード線の同時選択数 の最適化にともなう動作電流のビーク値を抑え、 ワード線の同時選択数が変化されることによるワード線のでコストレベルの変化を抑制できるとと もに、リフレッシュアドレスカウンタの誤動作を 防止し、セルフリフレッシュモードにおける基板 バックバイアス電圧発生回路の動作電流を削減で

本願において開示される発明のうち代表的なも のの概要を簡単に説明すれば、下記の通りである。 すなわち、疑似スタティック型RAM等のセルフ リフレッシュモードにおけるワード線の同時選択 数を、通常の動作モード及びオートリフレッシュ モードの整数倍とし、相応してセルフリフレッシ ュモードにおけるリフレッシュ周期を整数倍とす る。このとき、各センスアンプに対応して設けら れる複数の駆動MOSFETを部分的にオン状態 とし、さらに部分的にオン状態とされる駆動MO SFETを所定の時間をおいて順次オン状態とす る。また、ワード線選択タイミング信号を伝達す る信号線と回路の接地電位との間に、セルフリフ レッシュモードにおいて選択的に結合されるダミ -容量を設けるとともに、セルフリフレッシュモ - ドが識別される当初において1回のリフレッシ a動作を実行する。そして、擬似スタティック型 RAM等に内蔵される盐板バックパイアス電圧発 生回路を、セルフリフレッシュモードにおいて選 択的にその勤作が停止されるレベル検出回路と、

きる。これにより、疑似スタティック型RAM等の動作を安定化しつつ、その低消費電力化を推進 することができる。

(実施例)

第5図には、この発明が適用された擬似スタテ ィック型RAMの一実施例のブロック図が示され ている。また、第1図及び第2図には、第5図の 擬似スタティック型RAMの選択状態を説明する ための概念図が示され、第3図及び第4図には、 郊 5 図の擬似スタティック型 R A M の平均動作電 **说を説明するための概念図が示されている。さら** に、第6図ないし第9図には、第5図の疑似スタ ティック型RAMのタイミング発生回路TCの一 実施例の部分的な函路図が示され、第10図には、 そのタイミング図の一例が示されている。また、 第11図ならびに第12図には、第5図の疑似ス タティック型RAMのメモリアレイMARYOL とセンスアンプSAOL及びカラムスイッチCS ならびにプリスアドレスデコーダPXD及びXア ドレスデコーダXDOLの一実施例の部分的な回

路図がそれぞれ示され、第13図及び第14図に は、第12囚のプリXアドレスデコーダPXD及 びメアドレスデコーダXD0L等の選択状態を説 男するための概念図が示されている。加えて、第 15図ならびに第17図には、第5図の擬似スタ ティック型RAMのリフレッシュアドレスカウン ·タRFCならびに基夜パックパイアス電圧発生回 路VmCの一実施例の部分的な回路図がそれぞれ 示され、第16図ならびに第18図には、第15 図のリフレッシュアドレスカウンタRFCならび に第17図の基板バックパイアス電圧発生回路 V BB C のタイミング図の一例がそれぞれ示されてい る。また、第19図には、第5図の疑似スタティ ック型RAMの半導体基板面上における一実施例 の配置図が示されている。これらの図をもとに、 この実施例の擬似スタティック型RAMの構成と 動作の概要ならびにその特徴について説明する。 なお、各回路図に示される回路兼子ならびに第5 図の各プロックを構成する回路素子は、特に制限 されないが、単結晶シリコンのような1個の半導 体基板上において形成される。また、各国路図において、チャンネル(バックゲート)邸に矢印が付加されるMOSFETはPチャンネル型であり、 矢印の付加されないNチャンネルMOSFETと 区別して示される。

にかつ所定の周期で断続的に実行するセルフリフレッシュモードとを育し、リフレッシュすべきアドレスを順次指定するためのリフレッシュアドレスカウンタRFCを内蔵する。

この実施例において、上記出力イネーブル信号 OEは、特に制限されないが、リフレッシュ制御 信号RFSHとして兼用され、この出力イネープ ル信号OEとライトイネーブル信号WEによって 擬似スタティック型RAMの動作モードが設定さ れる。すなわち、疑似スタティック型RAMは、 チップイネーブル信号でEの立ち下がりエッジに おいて上記出力イネーブル信号〇Bがハイレベル とされるとき、通常の動作モードとされ、さらに この時点でライトイネーブル信号WEがロウレベ ルであると昔き込みモードとされ、ハイレベルで あると読み出しモードとされる。この読み出しモ - ドでは、上記出力ィネーブル信号 O E により通 常の出力制御が行われる。一方、擬似スタティッ ク型RAMは、チップイネーブル信号CEがハイ レベルのまま出力イネープル信号OEが所定の期 間を超えることなく一時的にロウレベルとされることなく一時的にロウレベルとされ、出方イネーブル信号OEが上記所定の期間を超えて連続してロウレベルとされることで、セルフリフレッシュモードとされる。その結果、擬似スタティック型RAMを含むシステムは、製品仕様とエマック型RAMを含むシステムは、製品仕様とエマック型のよるリフレッシュ動作をおり込みつつ過等によるリフレッシュモードによるパッテリパックアップを実現することができる。

さらに、この実施例の擬似スタティック型RAMは、メモリアレイが実質的にデータ線の延長方向に分割されてなる8個のメモリアレイMARYOL及びMARY3L及びMARY3Rを備える。これらのメモリアレイは、対応するYアドレスデコーダYDO~YD3をそれぞれはさむように配置され、これらのYアドレスデコーダと対応するセンスアンプSAOL及びSA3Rならびにカ

ラムスイッチCSOL及びCSORないしCS3 L及びCS3Rとともに、4個のメモリマットM AT0~MAT3を構成する。特に制限されない が、メモリアレイMARYOL~MARY3Lな らびにMARYOR~MARY3Rは、後述する ように、実際には対応するXアドレスデコーダX DOL~XD3LならびにXDOR~XD3Rを はさむように上下に分割して配置される。

メモリアレイMARYOL~MARY3しならびにMARYOR~MARY3Rは、指定されるったにMARYOR~MARY3Rは、指定されるった線が沢一的に選択状態とされることででて、選択のに動作状態とされる。この実施例において又は、議み出しモードあるいはオートリフレッシュモードとされる場合、特に制限されないが、第1回に例示的に示されるように、メモリマットMATO及びMAT2あるいはMAT1及びMAT3の組み合わせで対応する2個のメモリアレイが同時に動作状態とされる。このとき、選似スタティック型RAMが通常の動作モードであると、動作状態

とされる2個のメモリアレイからさらに4組のデータ線がそれぞれ選択され、対応するメインアンプMA0及びMA2あるいはMA1及びMA3に接続される。その結果、この実施例の擬似スタティック型RAMは、8ピットの記憶データを同時に入出力するいわゆる×8ピット構成のRAMとされる。擬似スタティック型RAMがオートリフレッシュモードとされる場合、動作状態とされる2個のメモリアレイにおいて、選択された合計2本のワード線に関するリフレッシュ動作が単発的に実行され、リフレッシュアドレスカウンタRFCが一つ更新される。

一方、擬似スタティック型RAMがセルフリフレッシュモードとされる場合、特に制限されないが、第2図に示されるように、すべてのメモリマットMAT0~MAT3に対応する8個のメモリアレイMARY0~MARY3しならびにMARY0R~MARY3Rが一斉に動作状態とされ、各メモリアレイにおいて選択された合計8本のワード機に関するリフレッシェ動作が同時に実行さ

れる。これらのリフレッシュ動作は、製品仕様に定められたリフレッシュ周期の4倍の周期で自律的にかつ周期的に実行され、その都度、リフレッシュアドレスカウンタRFCが順次更新される。このセルフリフレッシュモードにおいないが、リフレッシュアドレスカウストで記をいる。とことによりに対している。との結果、後述するように、優似スタティック型はAMのセルフリフレッシュ動作回数が削減され、平均動作電流が大幅に削減される。

第5図において、外部から起動制御信号として 供給されるチップイネーブル信号 CE. ライトイ ネーブル信号 WE 及び出力イネーブル信号 OEす なわちリフレッシェ制御信号 RFSHは、タイミ ング発生回路 TGに供給される。このタイミング 発生回路 TGには、後述する X アドレスバッファ X A B から、特に制限されないが、 2 ピットの相 補内部アドレス信号 9 × 0 及び 2 × 1 (ここで、 例えば非反転内部アドレス信号a×0と反転内部アドレス信号a×0をあわせて相補内部アドレス信号a×0のように要す。以下、相補信号について同様)が供給される。タイミング発生回路TGは、後述するように、上記チップイネーブル信号 WE及び出力イネーブル信号 OEならびに相補内部アドレス信号a×0及びa×1をもとに、接似スタティック型RAMの各回路ブロックの動作に必要な各種タイミング信号を形成する。

一方、外部から供給される11ビットのXアドレス信号AX0~AX10は、特に制限されないが、XアドレスパッファXABの一方の入力協子に供給され、8ビットのYアドレス信号AY0~AY7は、YアドレスパッファXABの値方の入力協子には、リフレッシュアドレスカウンタRFCから11ビットのリフレッシュアドレスは号rx0~rx10が供給される。さらに、XアドレスパッファXABには、タイミング発生回路TGからタ

イミング信号ørø(及びøxæが供給され、YアドレスバッファYABには、タイミング信号ørø(は、タイミング信号ørø(は、後述するように、疑似スタティック型RAMがオートリフレッシュ又はセルフリフレッシュモードで選択状態とされリフレッシュ動作が変行されるとき、選択的にハイレベルとされ、タイミング信号øxæ及びøyæは、疑似スタティック型RAMが選択状態とされるとき、Xアドレス信号axo~axio又はリフレッシュアドレス信号rxo~rxioならびにYアドレス信号A

XアドレスバッファXABは、疑似スタティック型RAMが通常の書き込み又は読み出しモードで選択状態とされ上記タイミング信号 ørolがロウレベルとされるとき、外部摘子を介して供給されるXアドレス信号AXO~AX10を上記タイミング信号 øxlに従って取り込み、これを保待する。また、疑似スタティック型RAMがリフ

して供給されるYアドレス信号AY0~AY7を上記タイミング信号eygに従って取り込み、これを保持する。また、これらのYアドレス信号をもとに、相構内部アドレス信号ュッ0~ュッ7を形成する。これらの相構内部アドレス信号ュッ0~ュッ7は、份に制限されないが、プリYアドレスデコーダPYDに供給する。

探似スクティック型RAMは、さらに、8ビットの入力又は出力データに対応して設けられる8個のデータ入出力端子DO~DTを偏え、また、これらのデータ入出力端子に対応した8個の単位 西路をそれぞれ合むデータ入力バッファDIB及 びデータ出力バッファDOBを備える。データ入出力端子DOPでは、データ人力バッファDIBの対応する単位回路の入力端子に結合されるとともに、データ出力バッファDOBの対応する単位回路の出力端子に結合される。データ入力バッファDIBには、タイミング強生回路TGからタイミング信号φicが供給され、データ出力バッファDOBには、タイミング信号φocが供給さ

レッシュモードで選択状態とされ上記タイミング 往写pre 1 がハイレベルとされるとき、リフレ ッシュツドレスカウンタRFCから供給されるリ フレッシュアドレス信号に×0~に×10を上記 タイミング信号φ×ℓに従って取り込み、これを 保持する。XアドレスパッファXABは、さらに これらのメアドレス信号AX0~AX10又はり フレッシュアドレス信号に×0~に×10をもと に、相補内部アドレス信号<u>a×0~a×10を形</u> 成する。このうち、下位2ピットの相補内部アド レス信号a×O及びa×lは、前述のように、タ イミング発生国路TCに供給され、次の2ピット の相様内部アドレス信号』 * 2及び』 * 3は、ワ ード線選択タイミング信号発生回路 φ x G に供給 される。さらに、残り7ピットの相補内部アドレ ス信号ユス4~旦×10は、プリスアドレスデコ ーグPXDに供給される.

高様に、YアドレスバッファYABは、擬似スタティック型RAMが通常の書き込み又は読み出してードで選択状態とされるとき、外部端子を介

れる。さらに、データ出力バッファDOBの下位 4 個の単位回路には、メインアンプM A O 又はM A2から下位4ピットの内部読み出しデータdr O~dr 3が供給され、データ出力バッファ D·O Bの上位4個の单位回路には、メインアンプMA 1 又はM A 3 から上位 4 ピットの内部読み出しデ ータdr4~dr7が供給される。ここで、タイ ミング信号φicは、特に制限されないが、擬似 スクティック型RAMが通常の書き込みモードで 選択状態とされるとき、データ入出力過子 D0~ D7を介して供給される入力データのレベルが確 定される時点で、選択的にハイレベルとされる。 また、タイミング信号中口には、坂似スタティッ ク型RAMが通常の読み出しモードで選択状態と されるとき、選択された8個のメモリセルの読み 出し信号のレベルが確定される時点で、選択的に ハイレベルとされる。

データ人力バッファDIBは、擬似スタティック型RAMが通常の書き込みモードで選択状態と されるとき、データ人出力端子D0~D7を介し て供給される入力データを上記タイミング信号 øicに従って取り込み、これを保持する。また、これらの入力データをもとに、内部書き込みデータ dw0~dw3 は、サに制限されないが、メインアンプMA0及びMA2に共通に供給され、上位4ビットの内部書き込みデータ dw4~dw7 は、メインアンプMA1及びMA3に共通に供給される。

データ出力バッファDOBは、擬似スタティック型RAMが通常の読み出しモードで選択状態されるとき、メインアンプMAO及びMA2あるいはMA1及びMA3から供給される8ピットの内部読み出しデータはで、これを保持する。また、これらの内部読み出しデータに従って取り込み、これを保持する。また、これらの内部読み出しデータに従って8ピットの出力信号を形成し、データ入出力協関されないが、タイミング信号 eocがロウレベルとされるとき、データ出力バッファDOBの出力は

ハイインピーダンス状態とされる。

次に、擬似スタティック型RAMの他の回路ブロックの説明に先立って、タイミング発生回路でGの具体的な回路構成と各タイミング信号の時間関係について説明する。

タイミング発生国路TGは、特に制限されないが、チャブイネーブル系タイミング発生部TCEとリフレッシュ系タイミング発生部TRFならびにアレイ選択部ASL及びセンスアンプ制御部タイミング発生部TCEは、第6図に示されるように、チャブイネーブル信号でEに対応して設けられた。チャブイネーブル信号でEに対応して設けられたされるチャブ信号を含む。この人の国路を経て内のとして、ナンが信号を含む。この人の国路を経て入力回路を含む。この人の国路を経て入力回路を含む。この人の国路を経て入力回路を含む。この人の国路を経て、ナンが信号をこの人力協力はない。アンが信号をこの人力協力を反転内部タイミング信号のこのが供給される。反転内部タイミング信号のこのが供給される。反転内部タイミング信号のこのが供給される。反転内部タイミングに

号もPcoは、特に制限されないが、反転内部タイミング信号やsrs又はやsrcあるいはやa rsのいずれかがロウレベルとされることで、追 沢的にロウレベルとされ、後述する反転内部タイミング信号。ce4がロウレベルとされることで、 ハイレベルに関される。

ここで、タイミング発生回路TCのチップイネーブル系タイミング発生部TCEの説明を進めるに先立って、さらにタイミング発生回路TCのリフレッシュ系タイミング発生部TRPの構成と上記反転内部タイミング信号でまてま、やまてC及びではある。

タイミング発生回路TGのリフレッシュ系タイミング発生部TRFは、特に制限されないが、第7回に示されるように、出力イネーブル信号OEすなわちリフレッシュ制御信号RFSHに対応して設けられる入力回路を含む。この入力回路を経て入力される出力イネーブル信号OEは、内部タイミング信号中の・0として、ナンドゲート回路NAG11の一方の入力過子に供給される。この

ナンドゲート回路NAC11の他方の入力竭子には、上述の反転内部タイミング信号 øce 0の反転信号が供給される。ナンドゲート回路NAG11の出力信号は、所定の遅延回路を提た後、上述のタイミング信号 øocとして、データ出力バッファDOBに供給される。その結果、タイミング信号 øocは、上記反転内部タイミング信号 øcoのがロウレベルとされかつ内部タイミング信号 øooのがハイレベルとされることを条件に、つまり出力イネーブル信号 OBがロウレベルとされることを条件に、所定のタイミングでハイレベルとされる。

一方、上記内部タイミング信号 ø o o o o d 、 反 転内部タイミング信号 ø c o o がハイレベルであることを条件に、すなわちチップイネーブル信号 ひBがハイレベルであることを条件に、ラッチL T2を介して伝達され、これによって反転内部タイミング信号 ø r f o がロウレベルとされる。 反 転内部タイミング信号 ø r f o d 、 さらに所定の

遅延回路を順次伝達され、その結果、まず内部タ イミング信号すて「1がハイレベルとされ、やや 遅れて反転内部タイミング信号。F12がロウレ ベルとされる。内部タイミング信号≠┎∫Ⅰ及び 反転内部タイミング信号 すて (2は、ナンドゲー ト回路NAG12の第2及び第3の入力端子に供 給される。このナンドゲート回路NAG12の第 1の入力調子には、上記反転内部タイミング信号 øce O が供給される。このため、ナンドゲート 回路NAG12の出力信号すなわち反転内部タイ ミング信号するようが、反転内部タイミング信号 ocal すなわちチップイネーブル信号CEがハ イレベルであることを条件に、内部タイミング信 号々ェ(1がハイレベルとされてから反転内部タ イミング信号。『12がロウレベルとされるまで の間、一時的にロウレベルとされる。つまり、反 転内部タイミング信号·arsは、チップイネー プル信号CEがハイレベルとされる状態で出力イ ネーブル信号OEすなわちリフレッシュ制御信号 RFSHがロウレベルとされることで、擬似スタ

ティック型RAMのオートリフレッシュモードが 指定される当初において、一時的にロウレベルと されるものとなる。

提似スタティック型RAMでは、さらに、上記 内部タイミング信号中に11がハイレベルとされ ることで図示されないリフレッシュタイマー回路 RTMの発展回路が起動され、反転タイミング信 号ocaが所定の周期で一時的にロウレベルとさ れる。この反転タイミング信号。こんは、リフレ ッシュタイマー回路 R T M のカウンタ回路によっ て計数され、その出力信号すなわち内部タイミン グ信号øtclが、反転タイミング信号øclの 周期の整数倍の周期で一時的にハイレベルとされ る。一方、上記反転内部タイミング信号中に (2) は、ラッチLT3に供給され、反転内部タイミン グ信号中cel及び中ce3がともにハイレベル であることを条件に、これをセット状態とする。 これにより、ラッチしT3の出力信号がハイレベ ルとされる。ラッチしT3の出力信号は、さらに ラッチLT4に供給され、上記反転タイミング信

号 ψ c l がロウレベルとされる時点で、その出力 信号をロウレベルとする。ラッチLT4の出力信 号は、反転内部タイミング信号·クaeがハイレベ ルであることを条件に伝達され、その結果、反転 タイミング信号中まりがロウレベルとされる。反 転タイミング信号<mark>øsr</mark>は、さらに反転された後、 セルフリフレッシュモードを指定するタイミング 信号øsrとして、説似スタティック型RAMの 各回路プロックに供給される。つまり、擬似スタ ティック型RAMは、上記反転内部タイミング信 号orl2すなわち出力イネーブル信号 OEが反 転タイミング信号Pclの周期を超えて連続して ロウレベルとされることで、セルフリフレッシュ モードとされ、これによって、タイミング信号を ョ r がハイレベルとされ、反転タイミング信号φ 3 5 がロウレベルとされる。

この実施例において、擬似スタティック型RAMは、前述のように、出力イネーブル信号OEすなわちリフレッシュ制御信号RFSHが反転タイミング信号。caの周期を超えない期間だけ一時

的にロウレベルとされることで、オートリフレッシュモードとされ、また上紀周期を超えて連続的にロウレベルとされることで、セルフリフレッシュモードとされる。このため、説似スタティック型RAMのセルフリフレッシュモードが判定されるまでの間に、実質的に1回のオートリフレッシュモードが実行される結果となる。

上記タイミング信号 øsrは、特に制限されないが、ナンドゲート回路NAG13の一方の入力 端子にも供給される。このナンドゲート回路NAG13の他方の入力端子には、タイミング信号 øsrの反転遅延信号が供給される。ナンドゲート 回路NAG13の出力信号は、上記反転内部タイ はング発生部TCEのラッチして1に供給される。これにより、反転内部タイミング信号 øsr がハイレベルとされる。は、タイミング信号 øsrがハイレベルとされて、タイミング信号 øsrがハイレベルとされて、タイミング信号 øsrがハイレベルとされて、カライミング信号 fy ロウレッシュモードが判定された当初において、フリフレッシュモードが判定された出

一時的にロウレベルとされる。

ところで、内部タイミング信号申r11は、リ フレッシュ系タイミング発生邱TRFのラッチL T5にも供給され、この内部タイミング信号やC (1がハイレベルとされる間、上記リフレッシュ タイマー回路RTMのカウンタ回路の出力信号す なわち内部タイミング信号もしてくが、上記反転 内部タイミング信号 øsrcとして伝達される。 前述のように、内部タイミング信号もLC「は、 上記反転タイミング信号 øclの周期の整数倍の 周期で一時的にハイレベルとされる。このため、 反転内部タイミング信号vsrcは、内部タイミ ング倡导もよりしがハイレベルであることを条件 に、すなわち擬似スタティック型RAMがセルフ リフレッシュモードであることを条件に、内部タ イミング信号申して【に同期して周期的にかつー 時的にロウレベルとされる。

リフレッシュ系タイミング発生部TRFは、さらに、上記反転内部タイミング信号をFIOの反転信号と上記反転内部タイミング信号をFI2と

レベルとされるものとなる。

第6図のチップイネーブル系タイミング発生部 TCEの説明に戻ろう。反転内部タイミング信号 **♥PCBは、前述のように、反転内部タイミング** 信号 v s r s, v s r c 又は v a r s のいずれか がロウレベルとされることでロウレベルとされ、 反転内部タイミング信号中co4がロウレベルと されることでハイレベルに戻される。また、ナン ドゲート回路NAG1の出力信号は、反転内部ク イミング信号 φ c e O 又は反転内部タイミング信 号voceのいずれかがロウレベルとされること でハイレベルとされる。ナンドゲート回路NAG 1の出力信号は、特に制限されないが、複数のイ ンパータ回路が直列形態とされてなる複数の遅延 回路に順次伝達され、これによって、反転内部タ イミング信号 øcel, øce2, øce3及び øc a 4 が順次ロウレベルとされる。これらの反 転内部タイミング信号は、疑似スタティック型R AMの動作を制御するための各種タイミング語号 を形成するために用いられる。すなわち、例えば を受けるナンドゲート回路NAGL4と、このナ ンドゲート回路NAG14の出力信号と上記反転 タイミング信号・srとを受けるナンドゲート回 路NAG15とを含む。ナンドゲート回路NAG 15の出力信号は、反転された後、内部タイミン グ信号oxlsに従ってラッチして6に取り込ま れる。ラッチLT6の出力信号は、反転内部タイ ミング信号中でも1とされ、さらに反転された後、 タイミング信号中RBIとして上記Xアドレスパ ッファXABに供給される。ここで、内部タイミ ング信号φェヒェは、上記反転内部タイミング信 号ocolを所定の時間遅延させることによって 形成される。これにより、タイミング信号中「モ 『は、擬似スタティック型RAMが選択状態とさ れ内部タイミング信号中×Lsがハイレベルとさ れる時点において、オートリフレッシュモード又 はセルフリフレッシュモードが判定されていると き、 pro 換えると、 疑似スタティック型 R A M が オートリフレッシュモード又はセルフリフレッシ ュモードで選択状態とされるとき、選択的にハイ

反転内部クイミング信号をcolは、さらに反転された後、親似スタティック型RAMの選択状態を設すタイミング信号をcolとして、後述する 拡板バックバイアス電圧発生回路 V mg Cに供給される。また、反転内部タイミング信号をcolは、ナンドゲート回路 NAG4によって反転内部タイミング信号をcolと組み合わされた後、ワードはの駆動条件を与えるタイミング信号をwdとして、後述するワード線選択タイミング信号をwdは、反転内部タイミング信号をwdは、反転内部タイミング信号をwdは、反転内部タイミング信号をcolがハイレベルに戻されるまでの間、ハイレベルとされる。

つまり、この実施例の疑似スクティック型RAMは、チップイネーブル信号CEがロウレベルとされ、反転内部タイミング信号 øce Oがロウレベルとされるとき、通常の音を込み又は読み出し動作を開始し、またチップイネーブル信号CEに先立って出力イネーブル信号OEすなわちリフレ

ッシュ制御信号RFSHがロウレベルとされるこ とでオートリフレッシュモードが指定される当初、 また出力イネーブル信号OBがさらに連続してロ ウレベルとされることでセルフリフレッシュモー ドが判定された当初、さらにはセルフリフレッシ ュモードが判定されかつリフレッシュタイマー図 路RTMのカウンタ回路の出力信号すなわち内部 タイミング信号をtclが周期的にロウレベルと されるごとに、反転タイミング信号申PCBが一 時的にロウレベルとされるとき、リフレッシュ動 作を開始するものとなる。

第6回において、上記反転内部タイミング信号 øce2は、反転された後、ナンドゲート回路N 3の遅延債号がロウレベルとされてから反転内部 タイミング信号 0 co2がハイレベルに戻される ・

AG3の一方の入力端子に供給される。このナン ドゲート回路NAG3の他方の入力蝸子には、上 記反転内部タイミング信号中であるの遅延信号が 供給される。その結果、ナンドゲート回路NAG 3の出力信号は、反転内部タイミング信号 ø c e

他方の入力娘子に供給される。ナンドゲート回路 NAG6の出力信号は、3段のインバータ回路を 経て、内部タイミング信号申りしゅとされる。

同様に、内部タイミング信号中p1aは、所定 の遅延回路を経て、ナンドゲート回路NAG7の 一方の入力端子に供給される。このナンドゲート 四路NAG7の他方の入力端子には、上記タイミ ング信号のSェが供給される。ナンドゲート回路 NAG7の出力信号は、上記ナンドゲート四路N AG8の他方の入力嫡子に供給される。ナンドゲ - ト回路NAG8の出力信号は、3段のインバー 夕回路を経て、内部タイミング信号まり1bとさ れる。さらに、内部タイミング信号øp1bは、 所定の遅延回路を経て、ナンドゲート回路NAG 9の一方の入力端子に供給される。このナンドゲ - ト回路NAG9の値方の入力値子には、上記タ イミング信号φsrが供給される。ナンドゲート 回路NAG9の出力信号は、上記ナンドゲート回 路NAG10の他方の入力端子に供給される。ナ ンドゲート回路NAG10の出力信号は、3段の

までの間、選択的にロウレベルとされる。

ナンドゲート回路NAG3の出力信号は、反転 された後、内部タイミング信号φρΙπとして、 ナンドゲート回路NAG6及びNAG8ならびに NAC10の一方の入力端子に供給される。上記 内部タイミング信号øplmは、特に制限されな いが、2個のインパータ回路を経て、内部タイミ ング信号もp1となり、さらに複数の遅延回路を 経て、脳次内部ダイミング信号 4 p 2 . 4 p 3 及 びøp4となる。これらの内部タイミング信号ø p2~φp4は、反転タイミング信号 psrがロ ウレベルとされるとき、昔い換えると疑似スタテ ィック型RAMがセルフリフレッシュモードとさ れるとき、形成されない。

一方、内部タイミング信号φρlは、所定の遅 延回路を経て、ナンドゲート回路NAG5の一方 の入力竭子に供給される。このナンドゲート回路 NAG5の他方の入力端子には、タイミング信号 øs r.が供給される。ナンドゲート回路NAG5 の出力信号は、上記ナンドゲート回路NAG6の

インバータ回路を経て、内部タイミング信号φρ 1 cとされる。

これらのことから、内部タイミング信号ャワー a, øplb及びøplcは、擬似スタティック 型RAMが通常の書き込み又は読み出しモードあ るいはオートリフレッシュモードとされ、上記タ イミング信号もSFがロウレベルとされるとき、 第10図の前半に示されるように、内部タイミン グ信号plmすなわち内部タイミング信号pp 1とほぼ同相で形成される。また、疑似スタティ ック型RAMがセルフリフレッシュモードとされ 上記タイミング信号φΒΙがハイレベルとされる とき、第10図の後半に示されるように、内部タ イミング信号 4 p 1 から順次所定の時間だけ遅延 して形成される。擬似スタティック型RAMがセ ルフリフレッシュモードとされ反転タイミング信 号中scがロウレベルとされるとき、上記内部タ イミング信号φρ2ないしゅり4は、前述のよう に、ロウレベルのままとされる。

内部タイミング信号チャーへチャーならびにチ

pla. øplb及びøplcは、タイミング発生回路TGのセンスアンプ制御部SACに供給される。センスアンプ制御部SACには、さらに上記タイミング信号øsrが供給され、またXアドレスパッファXABから相違内部アドレス倡号a x0及びaxlが供給される。

四路NAG24の出力信号すなわち内部信号 3 ℓ 02は、反転内部アドレス個号ax0及びax1 がともにハイレベルとされるとき、甘い換えると 相補内部アドレスは号<u>ュ</u>x0及び<u>a</u>x1かともに 論理。0。とされるとき、あるいは関似スタティ ック型RAMがセルフリフレッシュモードとされ 反転タイミング3号 øscがロウレベルとされる とき、選択的にハイレベルとされる。同様に、ナ ンドゲート回路NAG25の出力信号すなわち内 部盾号 s ℓ 1 3 は、反転内部アドレス信号 a x 0 及び非反伝内部アドレス信号axlがともにハイ レベルとされるとき、首い換えると相補内部アド レス信号<u>a</u>×0及び<u>a</u>×1がそれぞれ論理。0。 及び論理『1゜とされるとき、あるいは疑似スタ ティック型RAMがセルフリフレッシュモードと され反転タイミング信号タュアがロウレベルとさ れるとき、選択的にパイレベルとされる。

ナンドゲート回路 N A G 2 4 及び N A G 2 5 の 出力信号すなわち内部信号 s & 0 2 及び s & 1 3 は、特に制限されないが、例えばナンドゲート回

路NAG26ないしNAG29等において、上記 内部タイミング信号(p1~(p4ならびに(p 1a.pp1b及びpp1cと組み合わされ、こ れによって、反転タイミング信号 申 RCOI~申 a & O 4 ないしゅa & 3 1 ~ p a & 3 4 が選択的 に形成される。同様に、上記内部信号 s & 0 2 及 びsa13は、例えばナンドゲート回路NAG3 O ないしNAG33等において、上記内部タイミ ング信号øp1及びøp.2ならびにøpla, ø plb及びøplcと組み合わされ、これによっ て、タイミング信号中ak01~pak02ない しゅae31~ゅae32か返択的に形成される。 その結果、疑似スタティック型RAMが通常の書 き込み又は読み出しモードあるいはオートリフレ ッシュモードとされる場合、第10図の前半に示 されるように、まず反転タイミング信号(a g O 1とりゅん21あるいはチョル11とりョル31 ならびにタイミング信号中日801と申日821 あるいはøak11とøak31が、相緒内部ア ドレス倡号<u>a</u>×0及び<u>a</u>×1に従って選択的にか

つそれぞれ同時に形成され、続いて対応する反転タイミンが信号する202~する204と する2 1 2 ~ する2 1 2 ~ する8 3 2 ~ する8 3 4 ならびにタイミング信号する8 3 2 かしゅる8 2 2 あるいはする8 1 2 とする8 3 2 が順次遅れてかつそれぞれ同時に形成される。一方、疑似スタティック型RAMがセルフリフレッシュモードとされる場合、第10回の後半に示されるように、まず反転タイミング信号する80 1 のみが形成され、続いて反転タイミング信号する80 1 ないしずる8 3 1 が、上記内部タイミング信号する8 1 1 ないしずる8 3 1 が、上記内部タイミング信号がよいしずる8 3 1 が、上記内部タイミング信号がよいしずる8 3 1 が、上記内部タイミング信号が及びたれる。

タイミング発生回路TCのセンスアンプ制御部SACは、反転タイミング信号 par 01~par 31~par 3 4 ならびにタイミング信号 par 0 1 及び par 0 2 ないしゅar 3 1 及び par 3 2 を形成する同様なもう一

組の回路を含む。これらの回路は、相補内部アドレス信号ax 0が論理。1。とされるとき選択的に有効とされ、上記と同様な条件で、反転タイミング信号 par 0 1 及び par 3 1 及び par 3 2 を形成する。

後遊するように、反転タイミング信号のa 20 1~ Pa 20 4は、センスアンプSAOLの各単位増幅回路と回路の電源電圧との間に設けられるPチャンネル型の駆動MOSPETQ1~Q4年にそれぞれ供給され、タイミング信号のa 20 1及び Pa 20 2は、センスアンプSAOLの各単位増幅回路と回路の接地電位との間に設けられるNチャンネル型の駆動MOSPETQ87及びマンプSAORの各単位増幅回路と回路の電源電圧との間に設けられるPチャンネル型の駆動MOSPETにそれぞれ供給され、タイミング信号のar

対応するセンスアンプSAIRないしSA3Rの各単位増幅回路と回路の接地電位との間に設けられるNチャンネル型の駆動MOSFETにそれぞれ供給される。

タイミング発生回路TGのアレイ選択部ASL は、현に制限されないが、第8図に示されるよう に、上記非反転内部アドレス信号ax0及びax 1ならびに反転内部アドレス信号ax0及びax 1を所定の組み合わせで受ける4個のノアゲート 回路NOG2ないしNOG5を含む。これらのノ アゲート回路の出力信号は、対応するノアゲート 回路NOC6ないしNOC9の一方の入力端子に 供給される。ノアゲート回路NOG6ないしNO G9の他方の入力端子には、上記タイミング信号 **するよが供給される。ノアゲート回路NOG6及** びNOG7の出力信号は、反転された後、タイミ ング信号 p x & 0 及び p x & 2 ならびに p x & 1 及びø×ℓ3とされる。同様に、ノアゲート回路 NOG8及びNOG9の出力信号は、反転された 後、タイミング信号や×10及びゃ×12ならび

01及びφar02は、センスアンプSAORの 各単位増幅回路と回路の接地電位との間に設けら れるNチャンネル型の駆動MOSFETにそれぞ れ供給される。同様に、反転タイミング信号の8 211~ pa214 46 b b p 2 8 3 1 ~ p a 8 3 - du、対応するセンスアンプSA1LないしSA 3 Lの各単位準備回路と回路の電源電圧との間に 設けられるPチャンネル型の駆動MOSFETに それぞれ供給され、タイミング信号 φ a ℓ 1 1 及 びゅa 1 1 2ないしゅ a 1 3 1 及びゅ a 1 3 2 は、 対応するセンスアンプSA1LないしSA3Lの 各単位増幅回路と回路の接地電位との間に設けら れるNチャンネル型の駆動MOSFETにそれぞ れ供給される。また、反転タイミング信号をar 11~ par 1 4 K v L par 3 1~ par 3 4 は、対応するセンスアンプSAIRないしSA3 Rの各単位増幅回路と回路の電源電圧との間に設 けられるPチャンネル型の駆動MOSFETにそ れぞれ供給され、タイミング信号のar11及び

にøxrl及びøxr3とされる。

これにより、タイミング信号 px e 0 ~ px e 3 ならびに px r 0 ~ px r 3 は、擬似スタティック型RAMが通常の姿き込み又は読み出しモードあるいはオートリフレッシュモードとされるとき、相談内部アドレス信号 ax 0 及び ax 1 に従って 2 以は px e 1 と px e 3 あるいは px r 0 と px r 2 又は px e 1 と px e 3 なる組み合わせでそれぞれ同時に ハイレベルとされる。擬似スタティック型RAMがセルフリフレッシュモードとされるとき、タイイング信号 px r 3 は、一斉にハイレベルとされる。

φ = r 1 2 ないし φ a r 3 1 及び φ a r 3 2 は、

タイミング信号 ø x t 0 ~ ø x t 3 は、後述するように、対応するXアドレスデコーダ X D 0 L ~ X D 3 Lに供給され、タイミング信号 ø x r 0 ~ ø x r 3 は、対応するXアドレスデコーダ X D 0 R ~ X D 3 Rに供給される。

タイミング発生回路TGのアレイ選択部ASL は、さらに、上記相補内部アドレス信号ax0及 びaxlと内部タイミング信号φy、φma及び ♦co3をもとに、タイミング信号♦y0∼♦y 3, øma0~øma3ならびに選択信号s # 0 ~883及びsr0~8r3を形成するための回 路を備える。このうち、タイミング信号もすり及 びゅり 2 ならびにゅり 1 及びゅり 3 は、それぞれ 同一の条件で形成され、タイミング倡导øma0 及びøma2ならびにøma1及びøma3も、 それぞれ同一の条件で形成される。また、選択信 号 8 2 0 ~ 8 2 3 は、相補内部アドレス信号主× 0 が論理" 0 "とされるとき、内部タイミング信 号øce 3 に同期して一斉に形成され、選択信号 ar0~sr3は、相補内部アドレス信号≥×0 が論理"1"とされるとき、内部タイミング信号 øco3に同期して一斉に形成される。特に制限 されないが、疑似スタティック型RAMがセルフ リフレッシュモードとされるとき、タイミング信 号py0~py3、pma0~pma3ならびに 遊択信号s & 0 ~ s & 3 及び s r 0 ~ s r 3 は、 すべてロウレベルに固定される。

上記クイミング信号のy0~のy3は、後述するように、対応するYアドレスデコーダYD0~YD3にそれぞれ供給され、タイミング信号のma0~のma3は、対応するメインアンプMA0~MA3にそれぞれ供給される。また、選択信号se0~se3及びsr0~sr3は、後述するように、メインアンプMA0~MA3の入出力切り換え用の制御信号として用いられる。

第5図のブロック図の説明に戻ろう。第5図において、メモリアレイMARYOL~MARY3 LならびにMARYOR~MARY3Rは、特に 制限されないが、第11図のメモリアレイMAR YOLに代表して示されるように、垂直方向に平 行して配置される256本のワード線WO~W2 55と、水平方向に平行して配置される2.04 8組の相補データ線DO~D3(ここで、例えば 非反転データ線DOと反転データ線DOをあわせ て相補データ線DOのように表す。以下、相補個

号線について同様)等ならびにこれらのワード線 及び相補データ線の交点に格子状に配置される5 24、288個のダイナミック型メモリセルとを それぞれ合む。これにより、この実施例の擬似ス タティック型RAMは、いわゆる4メガビットの 配像容量を待つものとされる。

メモリアレイMARYOL〜MARY3LならびにMARYOR〜MARY3Rを構成するワード線WO〜W255は、特に制限されないが、その一方において、対応するワード線クリア用MOSFETQ31〜Q34等を介して回路の接地電位に結合される。また、その他方において、対応するXアドレスデコーダXD0L〜XD3LならびにXDOR〜XD3Rに結合され、択一的に選択状态とされる。

ワード級クリア用MOSFETQ31~Q34 等は、擬似スタティック型RAMが非選択状態と されるとき、対応する反転タイミング信号 ø P w ひ~ø p w 3 がハイレベルとされることで一斉に オン状態となり、対応するワード線をロウレベル の非選択状態とする。また、擬似スタティック型 RAMが選択状態とされるとき、特に制限されないが、対応する上記反転タイミング信号 PPW 0 ~ PPW 3 が択一的にロウレベルとされることで 選択的にオフ状態となり、対応するワード線と回 路の接地発位との間の短絡を解く。

XアドレスデコーダXDOL~XD3LならびにXDOR~XD3Rには、特に制限されないか、ワード線選択タイミング信号発生回路Φ×Gからワード線選択タイミング信号Φ×0~Φ×3が共通に供給され、プリXアドレスデコーダPXDからプリデコード信号Pa×0~pa×3ないしpc×0~pc×3が共通に供給される。各Xアドレスデコーダには、さらにタイミング発生回路TGから、対応する上記タイミング信号Φ×20~Φ×23あるいはΦ×10~Φ×13がそれぞれ供給される。

ここで、ワード線選択タイミング信号 øx 0 ~ øx 3 は、後述するように、通常ロウレベルとされ、歴似スタティック型RAMが選択状態とされ

るとき、相補内部アドレス信号<u>a x 2及びa x 3</u> に従って択一的に回路の電源電圧より高いブース トレベルとされる。また、プリデコード信号pa x0~pax3ないしpcx0~pcx3は、相 福内部アドレス信号a×4~a×9をそれぞれ2 ビットずつ組み合わせてデコードすることによっ て、それぞれ選択的に形成される。さらに、タイ ミング信号 ox LO~ ox L3 ならびに ox r0 ~ ø x r 3 は、前述のように、擬似スタティック 型RAMがセルフリフレッシュモードとされると き一斉にハイレベルとされ、擬似スタティック型 RAMが通常の書き込み又は読み出しモードある いはオートリフレッシュモードとされるとき、相 猫内部アドレス信号a×0及びa×1に従って選 択的に、かつタイミング信号 # x & O と # x & 2 又はウスEIとタスE3あるいはウスCOとタス r 2又はøxrlとøxr3なる組み合わせでそ れぞれ同時に、ハイレベルとされる。

Xアドレスデコーグ X D O L ~ X D 3 L ならびに X D O R ~ X D 3 R は、待に制限されないが、

これにより、XアドレスデコーダXDOL~X D3LならびにXDOR~XD3Rは、対応する 上記選択タイミング信号φxl0~φxl3ある いはøェアローøェア3がハイレベルとされ、イ ンパータ回路NI等の出力信号がロウレベルとさ れることで、そのデコードトリーが選択的に有効 とされる。このとき、各Xアドレスデコーダでは、 上記プリデコード信号Pax0~pax3ないし pcx0~pcx3が対応する組み合わせで一斉 にハイレベルとされることを条件に、上記ノード n 4 がロウレベルとなり、対応する上記ノードn 5がハイレベルとなる。このため、択一的にブー 、ストレベルとされるワード線選択タイミング信号 ø×0~ø×3が、さらに対応するワード線駆動 MOSPETQ55~Q58を介して、対応する メモリアレイの対応するワード級W0~W3等に 伝達される。その結果、指定されたワード線が択 一的に選択状態とされ、このワード線に結合され る複数のメモリセルのアドレス選択用MOSFE Tが一斉にオン伏舷とされる。

第12図のXアドレスデコーダXDOLに代表し て示されるように、対応するメモリアレイMAR YOL等のワード線WO~W3等と対応する上記 ワード線選択タイミング信号線φ×0~φ×3と の間に設けられるワード線駆動MOSFBTQ5 5~Q58等を含む。これらのワード線駆動MO SFETのゲートは、対応する容量カットMOS FETQ59~Q62等を介してノードn5に結 合され、さらにインバータ回路を介してノードロ 4に結合される。ノードロ4は、プリチャージM OSFBTQ7等を介して回路の電源電圧に結合 されるとともに、デコードMOSFETQ63~ Q65等を介して、インバータ回路N1等の出力 竭子に結合される。インパーク国路NI等の入力 端子には、対応する上記タイミング信号 ø x & 0 ~ ø x l 3 あるいはø x r O ~ ø x r 3 がそれぞ れ供給される。デコードMOSFETQ63~Q 6 5 等のゲートには、上記プリデコード信号 P a ×0~pax3ないしpcx0~pcx3が所定 の組み合わせで供給される。

類雑を避けるため、ここではその詳細な説明を
割愛しているが、メモリアレイMARYOL~M
ARY3LならびにMARYOR~MARY3R
は、実際には対応するXアドレスデコーダXDO
L~XD3LならびにXDOR~XD3Rをはさ
んで上下に分割して配置され、それぞれ1.02
4 組の相補データ紋を有するものとされる。これ
らのメモリアレイは、神に削限されないが、それ
ぞれ最上位ピットの相補内部アドレス信号。×10に従って選択的に動作状態とされる。

特開平2-187987 (17)

に、ハイレベルとされる。このため、擬似スタティック型RAMが通常の書き込み又は読み出しモードとされる場合、第1図に斜線で示されるように、例えば2個のメアドレスデコーダメD0L及びメD2Lが同時に動作状態とされ、対応する2個のメモリアレイMARY0L及びMARY2Lが同時に動作状態とされる。このとき、擬似スタティック型RAMでは、後述するように、対応する2個のセンスアンプSAOL及びSA2LならびにメインアンプMAO及びMA2が動作状態とされ、またYアドレスデコーダYD0及びYD2が動作状態とされる。

擬似スタティック型RAMがオートリフレッシュモードとされる場合、メモリアレイの選択状態は上記通常の動作モードと同様であるが、対応するセンスアンプSAOL及びSA2しのみが動作状態とされ、メインアンプMAO及びMA2ならびにソアドレスデコーダYDO及びYD2は動作状態とされない。このとき、擬似スタティック型RAMには、すべてのワード級に関するリフレッ

シュ動作をダイナミック型メモリセルのデータ保持能力すなわちTre(以内に行うことが養務付けられており、これによって、オートリフレッシュモードにおけるリフレッシュ仕様が、例えば2、048リフレッシュサイクル/Tre(と定めらる。この実施例の擬似スタティック型RAMには、前述のように、合計4、096本のワード級が設けられる。このため、この擬似スタティック型RAMでは、第3図に示されるように、

Trc=Tref/2,048
なる時間Trcをリフレッシュ周期としてオートリフレッシュモードが繰り返され、各オートリフレッシュモードにおいて、2個のメモリアレイが同時に動作状態とされる。その結果、1回のオートリフレッシュにおいて2本のワード級に関するリフレッシュ動作が実行され、上記2,048リフレッシュサイクル/Trefのリフレッシュ仕機が進たされる。

ここで、擬似スタティック型RAMのオートリフレッシュモードにおける消費電流Iarは、周

知のように、1回のオートリフレッシュ動作に要する消費電流を1aroとするとき、

lar = laroxTref/Trc

■ I a r o × N a r · · · · · · · (1) となる。言うまでもなく、N a r は、

Nar-Tref/Tre

であって、オートリフレッシュモードにおける単位時間あたりのリフレッシュ回数に相当する。また、1回のオートリフレッシュ動作に要する消費 電波1aroは、各オートリフレッシュ動作におけるメモリアレイ部の動作電波を「maとし、周辺部の動作電波を「pcとするとき、

laro=1ma+1pc となる。したがって、上記(1)式は、

lar = (|ma+|pc)×Nar・・(2) となる。

一方、擬似スタティック型 R A M がセルフリフ レッシュモードで選択状態とされる場合、第 2 図 に斜線で示されるように、 X アドレスデコーダ X D O L ~ X D 3 L ならびに X D O R ~ X D 3 R が 一斉に動作状態とされ、すべてのメモリアレイM ARYOL~MARY3しならびにMARYOR ~MARY3Rが一斉に動作状態とされる。この とき、擬似スタティック型RAMでは、すべての センスアンプSAOL~SA3LならびにSAO R~SA3Rが一斉に動作状態とされるが、メイ ンアンプMA0~MA3ならびにYアドレスデコ - ダソD0~YD3はいずれも動作状態とされな い。つまり、セルフリフレッシュモードでは、B 個のメモリアレイが同時に勤作状態とされ、8本 のワード級に関するリフレッシュ動作が同時に実 行される。このため、セルフリフレッシュモード におけるリフレッシュ周期は、第4図に示される ように、相応してオートリフレッシュモードのリ フレッシュ周期Trcの4倍に拡大され、単位時 間あたりのリフレッシュ回数Nsrは、上記オー トリフレッシュモードのリフレッシュ回数Naェ の4分の1となる。また、各セルフリフレッシュ 動作におけるメモリアレイの消費電波は、同様に オートリフレッシュ動作におけるメモリアレイ部 の消費登放 I m a のほぼも倍となる。ところが、各セルフリフレッシュ動作おける周辺部の消費電流は、周知のように、同時に動作状態とされるメモリアレイの数に関係なくほぼ一定である。このため、セルフリフレッシュモードにおける平均消費電流 I s r は、

 $lsr = (4 \times lma + lpc) \times Nsr$

= (4×1ma+1pc) ×Nar/4

= (Ima+Ipc/4) × Nar

となり、周辺回路の消費電流が 4 分の 1 になる分だけ大幅に削減される。

次に、ワード線選択タイミング信号発生回路 やxG(信号発生回路)は、特に制限されないが、
第12回に示されるように、1個のプースト信号発生回路BSGと、4個の単位選択回路UXG0
~UXG3とを含む。このうち、プースト信号発生回路BSGには、タイミング発生回路TGから上述のタイミング信号 e wd 及び e s r が供給 に 制限されないが、Xアドレスバッファ XABから

るとき、ノードn l はMOSFETQ 4 3 を介し て回路の接地電位にプリチャージされ、ノードロ 2はMOSFBTQ44を介して回路の電源電圧 にプリチャージされる。このとき、タイミング信 母øxは、回路の接地電位のようなロウレベルと される。旋似スタティック型RAMが選択状態と されると、まずMOSFETQ43及びQ44に よるノードロ1及びn2のプリチャージ動作が停 止される。そして、タイミング信号すwdがハイ レベルとされることで、ノードロ1がハイレベル とされ、ノードn2が、ブースト容量Cbのチャ - ジポンプ作用によって、例えば V cc + 2 V TH x (ここで、 Vccは回路の電源電圧値を示し、 V TH n はNチャンネルMOSFBTのしきい値電圧を 示す。以下同様)に押し上げられる。その結果、 タイミング信号φ×が、上記ブーストレベルまで 押し上げられる。

単位選択回路UXC0~UXG3は、特に制限されないが、第12図の単位選択回路UXG0に代表して示されるように、非反転内部アドレス信

2 ピットの相補内部アドレス信号<u>a × 2 及びa ×</u> 3 が供給される。

ブースト信号発生回路 BSCは、特に制限され ないが、比较的大きな静電容量とされるプースト 容量Cbを基本構成とする。このプースト容量C bの一方の電極は、ノードn1とされ、所定のク ランプ回路を介して上記タイミング信号を申すが 伝達される。また、プースト容量Cbの他方の電 極は、ノードn2とされ、その磁位は、MOSF ETQ5を経た後、タイミング信号øxとして、 単位選択四路UXG0~UXG3に伝達される。 ノードnlと回路の接地盆位との間には、擬似ス タティック型RAMが非選択状態とされるときプ リチャージ信号 PCL に従ってオン状態とされる MOSFETQ43が設けられる。同様に、ノー fn2と回路の電源電圧との間には、疑似スタテ ィック型RAMが非選択状態とされるときプリチ ャージ信号 P C H に従ってオン状態とされるM O SFETQ44が設けられる。

提似スタティック型RAMが非選択状態とされ

号ax2及びax3ならびに反転内部アドレス信 号ax2及びax3を所定の組み合わせで受ける ナンドゲート回路NAG34を含む。このナンド ゲート回路NAG34の出力信号は、ノードロ3 と回路の接地電位との間に設けられるMOSFE TQ47のゲートに供給される。ノードn3と回 路の電源電圧との間には、プリチャージMOSF ETQ6が設けられる。ノードロ3のレベルは、 カットMOSFBTQ49を介してMOSFET Q50のゲートに伝達される。このMOSFBT Q50のゲートと回路の電源電圧との間には、上 記MOSFETQ6と同時にオン状態とされるプ リチャージMOSFBTQ48が設けられる。ま た、MOSFETQ50のドレインには、上記タ イミング信号φェが供給され、そのソースは、対 応する上記ワード線選択タイミング信号線 ø x 0 ~ øx 3 に結合される。

設似スタティック型RAMが非選択伏徳とされるとき、単位選択回路UXCO~UXC3のMO SFETQ50はすべてオフ状態とされ、ワード

特開平2-187987 (19)

線選択タイミング信号p×0~p×3はいずれも ロウレベルとされる。優似スタティック型RAM が選択状態とされると、各単位選択回路の上記M OSFETQ50が、対応するナンドゲート回路 NAG34の出力信号がロウレベルであることを 条件に、言い換えると相補内部アドレス信号<u>a</u>x 2及び<u>a</u>×3が対応する組み合わせで論理*0 * 又は論理"」"とされることを条件に、択一的に オン状態とされる。その結果、オン状態とされる MOSFBTQ50を介してタイミング信号◆× のプーストレベルが伝達され、対応するワード線 選択タイミング信号 p×0~p×3が択一的にブ ーストレベルとされる。ワード線選択タイミング 信号øェ0~øェ3は、前途のように、Xアドレ スデコーダXD0L~XD3LないしXD0R~ X D 3 Rのワード線駆動MOSFETQ55~Q 58を介して、各メモリアレイの指定されるワー F級に伝達され、これを選択状態とする。

ところで、この実施例では、疑似スタティック 型RAMが通常の書き込み又は読み出しモードあ

鼠C wが、負荷として等価的に結合される。つまり、この疑似スタティック型RAMでは、動作モードによって、各ワード級選択タイミング信号 ≠ x 0 ~ ≠ x 3 寸なわちタイミング信号 ≠ x に結合される負荷容量の値が変化する。

これに対処するため、この実施例のプースト信号発生回路BSCには、上記タイミング信号線 * x と回路の接地電位との間に、ダミー容量Cdとこれを選択的に結合するためのMOSFBTQ4

るいはオートリフレッシュモードで選択状態とさ れるとき、例えば2個のXアドレスデコーダXD 0 L及びXD2Lが同時に動作状態とされ、対応 する2個のメモリアレイMARYOL及びMAR Y2Lにおいて2本のワード線W0等が同時選択 される。このため、各ワード線選択タイミング信 母申x0~申x3すなわちタイミング信写#xに は、第13図に示されるように、選択状態とされ る 2 本のワード線W 0 等の寄生容量 C w が、負荷 として等価的に結合される。一方、疑似スタティ ック型RAMがセルフリフレッシュモードで選択 伏絃とされるとき、すべてのXアドレスデコーダ X D O L ~ X D 3 L X S J K X D O R ~ X D 3 R が同時に動作状態とされ、すべてのメモリアレイ MARYOL~MARY3L&60CMARY0 R~MARY3Rにおいて合計8本のワード線W 0 等が同時選択される。このため、各ワード線通 択タイミング信号φ×0~φ×3すなわちタイミ ング信号φ×には、第14図に示されるように、 選択状態とされる8本のワード線W0等の寄生容

6 が直列形態に投けられる。 すなわち、ダミー容量 C d は、各ワード線の寄生容量 C w に対して、

C d = 6 × C w

なる静電容量を持つように設計され、MOSFETQ46は、擬似スタティック型RAMが通常の音を込み又は読み出しモードあるいはオートリフレッシュモードとされタイミング信号 øsrがロウレベルとされるとき、選択的にオン伏艦とすれる。したかって、タイミング信号 øxに対する負荷容量値は、疑似スタティック型RAMの動かでで、タイミング信号 øx ひわちワード 線送択タイミング信号 øx ひっ øx 3 のブーストレベルが安定化されるものとなる。

プリXアドレスデコーダPXDは、特に制限されないが、2ピットの相補内部アドレス信号』x

4及びa×5を組み合わせてデコードすることにより、上配プリデコード信号pa×0~pa×3を択一的に形成する。また、伯の相補内部アドレス信号a×6及びa×7ならびにa×8及びa×3をそれぞれ組み合わせてデコードすることにより、上記プリデコード信号pb×0~pb×3ならびにpc×0~pc×3を形成する。プリメアドレスデコーダPXDは、特に制限されないで、さらに最上位ピットの相補内部アドレス信号a×10をもとに、上下に分削して配置されるメモリアレイを選択的に指定するためのプリデコード信号pau及びpadを形成する。

リフレッシェアドレスカウンタRFCには、特に制限されないが、タイミング発生回路TCからタイミンが信号 ørc及び øsrが供給される。ここで、タイミング信号 ørcは、第7回に示されるように、タイミング発生回路TGのリフレッシュ系タイミング発生部TRFのノアゲート回路NOG1の出力信号として形成される。ノアゲート回路NOG1の第1の入力端子には、疑似スク

× 0~ r× 1 0 の取り込み動作が終了した後、ロ ウレベルとされるため、タイミング信号 ø r c も 相応したタイミングでハイレベルとされる。

リフレッシュアドレスカウンタRFCは、特に制限されないが、11個の単位カウンタ国路URC00~URC10と、図示されないタイマーカウンタ回路TMCとを含む。このうち、超似スタティック型RAMがオートリフレッシュモードで選択状態とされるとき選択状態とされるとき選択状態となれるとき選択状態となれるとき選択状態となれるとき選択状態となれるとき選択状態となれるとを過失することによって得られる内部タイミング信号をtcfとを周期的に形成する。

リフレッシュアドレスカウンタRFCの単位カウンタ回路URC0~URC10は、特に制限されないが、第15図の単位カウンタ回路URC0に代表して示されるように、それぞれ2個のインバータ回路が交差接続されてなるマスターラッチML及びスレーブラッチSLを基本構成とする。

ティック型RAMが選択状態とされるとき所定の タイミングでロウレベルとされる反転内部タイミ ング信号中 c o 2 が供給される。また、その躬 2 の入力端子には、提似スタティック型RAMが選 択状態とされるとき上記反転内部タイミング信号 **ずce2に遅れてハイレベルとされる内部タイミ** ング信号 φρ l が供給され、その第3の入力端子 には、疑似スタティック型RAMがオートリフレ ッシュ又はセルフリフレッシュモードで選択状態 とされるとき所定のタイミングでロウレベルとさ れる反転タイミング信号中での「が供給される。 その結果、タイミング信号中には、疑似スタテ ィック型RAMがオートリフレッシュ又はセルフ リフレッシュモードで選択状態とされ、かつ反転 内部タイミング信号øce2がロウレベルとされ てから内部タイミング信号申りしがハイレベルと、 されるまでの間、一時的にハイレベルとされる。 この実施例において、反転内部タイミング信号。 colは、特に制限されないが、Xアドレスバッ ファXABに対するリフレッシュアドレス信号に

マスターラッチMLの出力ノードとスレーブラッチMLの出力ノードとスレーブラッチMLの間には、ナンドゲート回路NAG35の出力信号すなわち反転内部信号では、同様に単位カイレーのとされるとき選択的に伝達状設けられる。スの出力信号は、ハザード防止の出力に伝達状とされるクロックをは、ハザーをはなったとともに、反転されたのととなった。このに伝達状質とされるクロックドインバーク回路に伝達状質とされるクロックドインバーク回路に伝達状質とされるクロックドインバー入力ノードに伝達される。

上記ナンドゲート回路NAG35の第1の入力 娘子は、インバータ回路を経て、各単位カウンタ 回路のカウントバルス入力端子CU0~CU10 に結合され、その第2の入力端子は、各単位カウ ンタ回路のキャリー入力端子C10~CI10に 結合される。これにより、ナンドゲート回路NA C 3 5 の出力信号すなわち上記反転内部信号 c 0 ~ c 1 0 は、対応するカウントパルス信号 C 1 0 ~ C 1 1 0 がロウレベルとされかつ対応するキャリー入力信号 C 1 0 ~ C 1 1 0 がハイレベルとされるとき、選択的にロウレベルとされる。

単位カウンタ回路URC0~URC10のカウ 明立「を受けるMOSFET Q8が設けられる。 また、ハザード防止回路を構成するナンドゲート 回路 NAG37の第2の入力協子は、回路の接 短位に結合され、ナンドゲート回路NAG38の 第1の入力 端子は、回路の電圧に結合された。 の第1の入力 端子は、回路の電圧に結合された。 では、カウンエモールとされるとき、単位カウンター がロウレベルとされるとき、単位カウンター がロウレベルとされるとき、単位カウンター がロウレッシェを「シャー・リー」が ののののでは、では、のでは、 のののでは、 ののののでは、 ののののでは、 ののののでは、 のののでは、 ののでは、 ののでは、

同様に、単位カウンタ回路URC1において、特に制限されないが、マスターラッチMLの入力 ノードと回路の電源電圧との間には、セルフリフ レッシュモードにおいて選択的にオン状態とされ るMOSFET8が設けられる。また、ハザード

A0は、通常スレーブラッチSLの出力信号がそ

のまま伝達され、疑似スタティック型RAMがセ

ルフリフレッシュモードとされるとき、ロウレベ

ルに固定される。

ントバルス入力協子CUO~CUIOには、上記タイミング信号 Ø r cをもとに形成される反転カウントバルスCUPが共通に供給される。また、単位カウンタ回路URCOのキャリー入力端子CIOのキャリー入力協子CIOのキャリー入力協子CII~CIIOのキャリー入力協子CII~CIIOの中では、前段の単位カウンタ回路のキャリー出力信号CAO~CA9がそれぞれ入力される。これにより、擬似スタティック型RAMがセルフリフレッシュモードとされたの型RAMがセルフリフレッシュモードとされたの型RAMがセルフリフレッシュモードとされたの型RAMがセルフリフレッシュモードとされたのではタイミング信号 Ø s r がロウレベルとされるとき、単位カウンタ回路URCOの反転内部信号 c O はハイレベルに固定される。

単位カウンタ回路URC0~URC10のマス ターラッチMLの出力信号は、上記リフレッシュ アドレス信号 r x 0~ r x 10として、Xアドレ スパッファ X A Bに供給される。

単位カウンタ回路URCOにおいて、マスター ラッチMLの入力ノードと回路の電源電圧との間 には、さらにそのゲートに上記反転タイミング信

防止回路を構成するナンドゲート回路NAG37 の第2の入力端子は、2個のインバータ回路を介 してキャリー入力端子CI1に結合され、ナンド ゲート回路NAG38の第1の入力端子には、上 記反転タイミング信号をまたが供給される。これ により、旋似スタティック型RAMがセルフリフ レッシュモードとされ反転タイミング信号するこ がロウレベルとされるとき、単位カウンタ 回路 U RClのマスターラッチMLの出力信号すなわち リフレッシュアドレス信号ェ×1はロウレベルに 固定され、そのキャリー出力信号CAIがハイレ ベルに固定される。漿似スタティック型RAMが オートリフレッシュモードとされるとき、単位カ ウンタ回路URClのキャリー出力信号CAlは、 そのスレープラッチSLの出力信号とキャリー入 力信号すなわち単位カウンタ回路URCCのキャ リー出力信号CA0がともにハイレベルであるこ とを条件に、選択的にハイレベルとされる。

さらに、単位カウンタ回路URC2において、 ハザード防止回路を構成するナンドゲート回路N

AG37の第2の入力蝎子は、インバータ回路を 介してナンドゲート回路NAG39の出力端子に 結合される、このナンドゲート回路NAG39の 第1の入力端子はキャリー入力端子 CI2 に結合 され、その第2の入力端子には、上記反転タイミ ング信号をエが供給される。ナンドゲート回路 NAG38の第1の入力端子には、回路の電源電 圧が供給される。マスターラッチMLの入力ノー ドと回路の電源電圧との間には、上記MOSFE TQ8が設けられない。これにより、単位カウン タ回路URC2のキャリー出力信号CA2は、そ のスレープラッチSLの出力信号とキャリー入力 信号すなわち単位カウンタ回路URClのキャリ - 出力信号CAIがともにハイレベルであること を条件に、選択的にハイレベルとされる。提似ス タティック型RAMがセルフリフレッシュモード とされるとき、単位カウンタ回路URC1のキャ リー出力信号CAIは、前述のように、ハイレベ ルに固定される。このため、単位カウンタ回路ひ RC2のキャリー出力信号CA2は、そのスレー

ブラッチSLの出力信号に従ってハイレベル又は ロウレベルとされる。

以下、単位カウンタ回路URC3~URC10において、ハザード防止回路を構成子とは、単位カウンタ回路NAC37の第2の入力は、単位カウンタ回路URC1と同様に、2個のインによる。また、ナンドゲート回路URC10のキャリー、大力に結合される。また、サロ路がでのでは、かからでは、カカはアンドがの電が路には、カウンタのより、サロカカはアンクーがは、アンスクティンとは、カウンターがある。これのキャリーはカウンターがある。これのキャリーはカウンターがある。これのキャリーはカウンターがある。これのキャリーはカウでは、アンスクードにかからず、そのスターがはカウンターは、アンスクードにかからず、そのスターがあるとして、アンスクーである。と、発作に、選択的にハイレベルとされる。

チップィネーブル信号CEが出力イネーブル信号OEすなわちリフレッシュ制御信号RFSHに 先立ってロウレベルとされ、疑似スタティック型

RAMが通常の書き込み又は読み出しモードとされるとき、上記タイミング信号 ørcは、第16 図のサイクルCy.1に示されるように、形成されない。したがって、リフレッシュアドレスカウンタRFCは更新されず、それまでの状態を保持する。このとき、リフレッシュアドレスカウンタRFCのリフレッシュタイマー回路は、動作状態とされない。

チップイネーブル信号 C B がハイレベルとされた状態で、出力イネーブル信号 O E すなわちリフレッシュ 制御信号 R F S H が所定の時間を超えない期間だけ一時的にロウレベルとされると、タイミング発生回路 T G では、第16図のサイクルグ信号 o r e f がハイレベルとされる。また、反転内部タイミング信号 o r o r がりエッジにおいて一時的にロウレベルとされる。これにより、優似スタティック型 R A M はオートリフレ

ッシュモードで繰り返し選択状態とされ、例えば Xアドレス * 0 * ないし * 3 * に対応する 2 本の ワード線に関するリフレッシュ動作が次々に実行 される。また、前述のように、リフレッシュアド レス信号にx0~1x10がXアドレスパッファ XABに取り込まれた後のタイミングで、タイミ ング信号øscが一時的にハイレベルとされる。 リフレッシュアドレスカウンタRFCでは、上記 タイミング信号øгcの立ち上がりエッジに同期 して、各単位カウンタ回路のマスターラッチML が更新され、リフレッシュアドレス信号に×0~ r x 1 0 が X ア f レス * 1 * ないし * 4 * を指定 する組み合わせに順次選移される。また、上記タ イミング信号もよらの立ち下がりエッジに同期し て、各単位カウンタ回路のスレープラッチSLが 更新され、その結果、単位カウンタ回路URCO のキャリー出力信号CAOが、タイミング信号を rcの立ち下がりエッジに同期して級り返し巡移 され、また、単位カウンタ回路URC0~URC 10のキャリー出力信号CA1~CA10が、そ

のスレーブラッチSLの出力信号と前段の単位カウンタ回路のキャリー出力信号がともにハイレベルであることを条件に、ハイレベルとされる。これにより、各単位カウンタ回路のキャリー出力信号は、すべて最前段の単位カウンタ回路URCOのキャリー出力信号CAOがハイレベルであることを条件に、ハイレベルとされる。

次に、チップイネーブル信号CEがハイレベルとされた状態で、出力イネーブル信号OEがハイレベわちリフレッシュ制御信号RFSHが連続してロウレベルとされると、第16図のサイクルCy.6に 最初の立ち下がりにおいて、1回のオートリフレッシュモードが行われる。そして、第17図のサイクルCy.7に示されるように、リフレッシュタイマー回路から最初の反転タイミング信号をcがハイマー回路から最初の反転タイミング信号をcがハイマー回路から最初の反転タイミング信号をcがハイマーのとなり、擬似スタティック型RAMはセルフリフレッシュモードとされる。

リフレッシュアドレスカウンタRFCでは、上

スパッファ X A B に取り込まれた時点で、タイミング信号 ør c が一時的にハイレベルとされる。これにより、擬似スクティック型 R A M では、X アドレス・4 * ないし・7 * に対応する B 本のワード級に関するリフレッシュ動作が実行され、リフレッシュアドレスカウンタ R F C の計数値が、例えば X アドレス・8 * に更新される。

このように、凝似スタティック型RAMのセルフリフレッシュモードが個別されタイミング信号

earがハイレベルとされた当初において、1回
のリフレッシュ動作を実行することで、オートリー
こるの周期より長くかつタイミング信号 e t c f の周期より短い周期で繰り返されたとき、リフレッシュアドレスカウンタRFCが歩進されない状態となるのを防止できるものである。

出力イネーブル信号 O E すなわちリフレッシュ 制御信号 R F S H がさらにロウレベルのままとさ れると、リフレッシュタイマー回路 R T M の出力 信号すなわちタイミング信号 ø t c I が、上述の 記タイミング信号のsrのハイレベルを受けてスターは立かっとのBURCO及びURCIのマンユロロリスにはなわちリフレベルにでは、例えばなわらりないには、例えばメアロロンにには、例かっかに関すない。また、単位カウンアロ路URCIののよいには、単位カウンアドレスのでは、単位カウンスでは、ののれるにはより、リフレベルに対しに関ロウンスをは、このようとには、では、では、では、では、では、では、では、でのか過動作を行うものとなる。

一方、タイミング発生回路TGのリフレッシュ 系タイミング発生部TRPでは、タイミング信号 のまっがハイレベルとされる当初において、反転 内部タイミング信号のまりまが一時的にロウレベ ルとされ、続いて反転内部タイミング信号のDC のが一時的にロウレベルとされる。また、リフレ ッシュアドレス信号でより~「×10がXアドレ

リフレッシュ周期Trcをおいて周期的にかつ一時的にハイレベルとされる。このため、リフレッシュ系タイミング発生部TRPでは、第16図のサイクルCy.8及びCy.9に示されるように、上記タイミング信号中1c(の立ち上がりエッジに同期して、反転内部タイミング信号中1cのが一時的にロウレベルとされ、続いて反転内のタイミング信号中1cのが一時的にロウレベルとされる。 これにより、凝似スタティック型RAMは繰り返し、111°ならびにXアドレス°8°ないしで15°等に対応する8本のワード線に関するリフレッシュ動作が順次実行される。

次に、メモリアレイMARYOL~MARY3 しないしMARYOR~MARY3Rを構成する 相種データ線は、特に制限されないが、第11図 のメモリアレイMARYOLの相種データ線DO ~D3に代表して示されるように、対応するセン スアンプSAOL~SA3LないしSAOR~S A3Rの対応する単位プリチャージ四路UPC0 ~ UPC3等を介して、対応する単位増幅回路USA0~USA3等に結合され、さらに対応するカラムスイッチCS0L~CS3LないしCS0R~CS3Rの対応するスイッチMOSPBTQ41・Q42等に結合される。

センスアンプSAOL~SA3LないしSAOR~SA3Rは、特に制限されないが、第11図のセンスアンプSAOLに代表して示されるように、対応するメモリアレイの各相補データ線に対けられるそれでれ2.048個の単位プリチャージ回路UPCO~UPC3等ならむ。このうち、単位プリチャージ回路UPCO~UPC3等を含む。このうち、単位プリテータ線の非反転信号線DO等との非反転信号線DO等との非反転信号線DOSFETC35とをそれぞれ合む。各単位プリチ

ャージ回路のMOSPETQ35~Q37等のゲートはすべて共通結合され、タイミング発生回路のTGからタイミング信号 opc が共通に供給される。また、MOSFETQ36及びQ37の共通結合されたノードには、図示されないの程圧AVCが共通に供給をれる。これないのでは、特に制限状状をとされるとき所定のタイミングにより、AMが選択状態とされるとき所定のタイミングに関係が変更により、ないが、のはは中間型位とされる。

これらのことから、各単位プリチャージ回路のMOSFBTQ35~Q37等は、擬似スタティック型RAMが非選択状態とされ上記タイミング信号もpcがハイレベルとされることで一斉にオン状態となり、対応する相補データ線の非反転信号線D0等を短銘するとともに、そのレベルを上記定電圧HVCとする。提似

スタティック型RAMが選択状態とされ上記タイミング信号もpcがロウレベルとされると、各単位プリチャージ回路のMOSFBTQ35~Q37等はオフ状態となり、各相編データ線の短絡状態が解かれる。

一方、各センスアンプの単位増幅回路は、特に制限されないが、第11図の単位増幅回路USA
0~USA3に代表して示されるように、それぞれ2個のCMOSインバータ回路が交差接続されてなるラッチを基本構成とする。各単位増幅回路
を構成するPチャンネルMOSFBTのソースは、特に制限されないが、共通ソース線SP(第1の共通ソース線)に共通結合され、さらに並列形態とされる4個のPチャンネル型駆動MOSFBTの1~Q4(第1の駆動MISFBT)を介して、回路の電源電圧(第1の駆動MISFBT、に結合される。センスアンプSA0レ~SA3RないしSA0R~SA3Rの駆動MOSFBTQ1~Q4のゲートには、上記タイミング発生回路TCのセンスアンプ制御部SACから、対応する反転タイミング

信号をa & O I ~ pa & O 4 ないしゅ a & 3 1 ~ ● B & 3 4 あるいは ● B T O 1 ~ ● B T O 4 ない しゅョア31~ゅョア34かそれぞれ供給される。 同様に、各単位増幅回路を構成するNチャンネル MOSFETのソースは、特に制限されないが、 共通ソース線 SN (第2の共通ソース線) に共通 結合され、さらに並列形態とされる2個のNチャ ンネル型駆動MOSFETQ87及びQ88 (第 2の駆動MISFET) を介して、回路の接地電 位(第2の電源電圧)に結合される。センスアン TSAOL~SA3RないしSAOR~SA3R の駆動MOSFETQ87及びQ88のゲートに は、上記センスアンプ制御部SACから、対応す るタイミング信号中ak01及び申ak02ない しゅa e 3 1 及びゅa e 3 2 あるいはゅa r 0 1 及びøar 0 2 ないしøar 3 1 及びøar 3 2 がそれぞれ供給される。

各センスアンプは、特に制限されないが、さらに、上記共通ソース線SPと共通ソース線SNとの間に直列形態に設けられるMOSFETQ39

及びQ40と、これらのMOSFETと並列形態 に設けられるもう一つのMOSFETQ38とを それぞれ合む。これらのMOSFETQ38~Q 40のゲートは共通結合され、上記タイミング信 牙øpcが供給される。MOSFETQ39及び Q40の共通結合されたノードには、上記定電圧 HVCが供給される。これにより、各センスアン プの上記MOSFETQ38~Q40は、擬似ス タティック型RAMが非選択状態とされ上配タイ ミング信号φριがハイレベルとされることで一 斉にオン状態となり、共通ソース線SP及びSN を短絡するとともに、そのレベルを上記定電圧H VCにプリチャージする。擬似スタティック型R AMが選択状態とされ上記タイミング信号øpc がロウレベルとされると、MOSFETQ38~ Q40はオフ状態となり、共通ソース線SP及び SNのブリチャージ動作は停止される。

各センスアンプの単位増幅回路USA0~US A3等は、上記反転タイミング信号 0a 201~ 0a 204 ないし 0a 231~ 0a 234 あるい

toparol~paro4 tolpar31~p ar34がロウレベルとされ、かつ上記タイミン グ信号 0 0 0 1 及び 0 2 2 0 2 ないしゅ a 2 3 1及びøae32あるいはøar01及びøar 02ないしゃar31及びゃar32がハイレベ ルとされることで、選択的に動作状態とされる。 この動作状態において、各単位増幅回路は、対応 するメモリアレイにおいて選択されたワード線に 結合されるメモリセルから対応する相補データ線 を介して出力される微小読み出し信号をそれぞれ 増幅し、ハイレベル又はロウレベルの 2 値読み出 し信号とする。これらの2個説み出し信号は、疑 似スタティック型RAMがオートリフレッシェ又 はセルフリフレッシュモードで選択状態とされる とき、対応するメモリセルに再書き込みされる。 これにより、記憶データのリフレッシュ勁作が、 ワード線単位で実現される。

4とタイミング信号 # a & O 1 及び # a & O 2 な いしゅa & 3 1 及びゅa & 3 2 ならびにゅar 0 1及びear 0 2ないしear 3 1及びear 3 2 は、前述の第10に示されるように、疑似スタ ティック型RAMが通常の音き込み又は読み出し モードあるいはオートリフレッシュモードとされ るとき、動作状態とされるメモリアレイに対応し. てかつ頃次遅れて形成され、疑似スタティック型 RAMがセルフリフレッシュモードとされるとき、 各タイミングの第1相すなわち反転タイミング信 母 pal Olないしpal 3 1 ならびに par O Tないし var31のみが、順次遅れて形成され る。このため、擬似スタティック型RAMが通常 の杏き込み又は読み出しモードあるいはオートリ フレッシュモードとされ、かつ例えばセンスアン プSA0L及びSA2Lが動作状態とされる場合、 これらのセンスアンプの駆動MOSFETQ1~ Q4ならびにQ87及びQ88が少しずつ遅れて 順次オン状態とされる。これにより、共通ソース 線SP及びSNの電流変化を抑え電源ノイズを抑

制しつつ、駆動能力が高められ、各センスアンプ の動作が高速化される。

ところが、擬似スタティック型RAMがセルフ リフレッシュモードとされ、すべてのセンスアン プSAOL~SA3LならびにSAOR~SA3 Rが一斉に動作状態とされる場合、各センスアン プでは、駆動MOSFETQ1及びQ87のみが オン状態とされ、しかもセンスアンプSAOL及 びSAORを先頭に順次遅れてオン状態とされる。 このため、各センスアンプの動作速度は遅くされ るが、擬似スタティック型RAM全体からみたビ - ク電波の値が大幅に削減され、電源ノイズが抑 制される。その結果、8個のメモリアレイが同時 に動作状態とされるにもかかわらず、疑似スタテ ィック型RAMのセルフリフレッシュモードにお ける動作が安定化される。前述のように、セルフ リフレッシュモードのリフレッシュ周期は、オー トリフレッシュモードのリフレッシュ周期Tェ c の4倍とされる。このことを含め、セルフリフレ ッシュモードにおいて各センスアンプの動作速度

が遅くされることの問題は生じない。

この実施例の凝似スタティック型RAMでは、さらに、前述のように、各センスアンプの単位増 幅回路と回路の電源電圧との間に4個のPチャンスアンプの単位増幅回路と回路の接地電位との間に2 個のNチャンネル型駆動MOSFETが設けられる。このため、実質的にセンスアンプの動作速度 を律則するPチャンネル型駆動MOSFETの数 が、Nチャンネル型駆動MOSFETの数 が、Nチャンネル型駆動MOSFETの数 されることで、センスアンプの動作速度がさらに 高速化されるものである。

カラムスイッチCSOL~CS3LならびにCSOR~CS3Rは、対応するメモリアレイの各権補データ線に対応して設けられる2.048対のスイッチMOSFETQ41・Q42等含む。これらのスイッチMOSFETの一方は、対応するセンスアンプを介して対応する相補データ線に結合され、その他方は、相補共通データ線CD0CO~CD3L3

れ、タイミング発生回路TCのアレイ選択部AS しから、対応する上記タイミング信号 e y 0 ~ e y 3 がそれぞれ供給される。ここで、タイミング 信号 e y 0 ~ e y 3 は、前述のように、疑似スタ ティック型RAMが通常の書き込み又は読み出し モードとされるとき、所定のタイミングで、かつ タイミング信号 e y 0 及び e y 2 あるいは e y 1 及び e y 3 の組み合わせでそれぞれ同時に、ハイ レベルとされる。

ソアドレスデコーダソD0~YD3は、対応する上記タイミンが信号 øy0~øy3がハイレベルとされることで、選択的に動作状態とされる。この動作状態において、各ソアドレスデコーダは、上記プリデコード信号 pay0~pay3ないしpdy0~pdy3を組み合わせることにより、対応する上記データ執選択信号YS0等を択一的にハイレベルとする。

プリソアドレスデコーダPYDには、特に制限 されないが、YアドレスバッファYABから、8 ビットの相議内部アドレス信号ay0~ay7か あるいはCDORO~CDOR3ないしCD3R O~CD3R3に、頃に交互に共通結合される。 各スイッチMOSFETのゲートは、4組ずつ頃 ・に共通結合され、対応するYアドレスデコーダY DO~YD3から、対応するデータ線選択信号Y SO等がそれぞれ供給される。

カラムスイッチ C S O L ~ C S 3 L ならびに C S O R ~ C S 3 R を構成するスイッチ M O S F B T Q 4 1・Q 4 2 等は、対応する上記データ 線選択信号 Y S O 等が択一的にハイレベルとされることで選択的にかつ 4 組ずつ同時にオン状態とされる。これにより、対応するメモリアレイの指定される 4 組の相補データ 線が、共通相補データ線で D O L O ~ C D O L 3 ないし C D 3 L O ~ C D 3 L 3 あるいは C D O R 0 ~ C D O R 3 ないし C D 3 R 0 ~ C D 3 R 3 に選択的に接続される。

第5図において、YアドレスデコーダYD0~ YD3には、特に制限されないが、プリYアドレスデコーダPYDから、プリデコード信号pay 0~pay3ないしpdy0~pdy3が供給さ

供給される。

プリソアドレスデコーダPYDは、特に制限されないが、上記相補内部アドレス信号のうち、2ビットの相補内部アドレス信号ay0及びay1を組み合わせてデコードすることにより、上記プリデコード信号pay0~pay3を択しの相補内部アドレス信号ay2及びay3。ay4及びay5ならびにay6及びay7をそれぞれ組み合わせてデコードすることにより、上記プリデコード信号pby0~pby3,pcy0~pcy3ならびにpdy0~pdy3をそれぞれ択し的にハイレベルとする。

メモリアレイMARY0L及びMARY0Rの 指定された 4 組の相補データ線が選択的に接続される相補共通データ線 C D O L O ~ C D O L 3 及 び C D O R O ~ C D O R 3 は、対応するメインア ンプMA0に結合される。同様に、メモリアレイ MARY1L及びMARY1RないしMARY 3 L及びMARY3Rの指定された 4 組の相補デー タ線が選択的に接続される<u>C</u>D1 L0 ~ <u>C</u>D1 L 3 及び C D 1 R 0 ~ C D 1 R 3 ないし C D 3 L 0 ~<u>C</u>D3L3及び<u>C</u>D3R0~<u>C</u>D3R3は、対 応するメインアンプMA1~MA3にそれぞれ結 合される。これらのメインアンプMAO~MAS には、タイミング発生回路TGのアレイ選択部A SLから、対応するタイミング循号チwB0~# we 3 ならびにøm a 0 ~ øm a 3 が供給される とともに、対応する選択信号。BD~sAJなら びにsr0~sr3が供給される。また、メイン アンプMAO及びMA2には、前述のように、デ ータ入力パッファDIBから内部書き込みデータ dw0~dw3が供給され、メインアンプMA1 及びMA3には、内部容を込みデータdw4~d w 7 が供給される。さらに、メインアンプMAO 及びMA2の出力信号は、内部読み出しデータd ょ 0~ d s 3としてデータ出力バッファ D O B に 供給され、メインアンアMAI及びMA3の出力 信号は、内部読み出しデータ d r 4 ~ d r 7 とし てデータ出力バッファDOBに供給される。

イレベルとされることで、選択的に読み出し動作 状態とされる。この読み出し動作状態において、 各メインアンプは、対応するメモリアレイの選択 された合計 8 個のメモリセルから、対応する相補 共選データ線CDOLO~CDOL3ないしCD 3 LO~CD3 L3あるいはCDORO~CDO R3ないしCD3RO~CD3R3を介して出力 される読み出し信号を増幅し、内部読み出しデー クdrO~dr3あるいはdr4~dr7として、 データ出力バッファDOBに供給する。

装板パックパイアス電圧発生回路 V m G は、特に制限されないが、第17図に示されるように、 比較的大きな電旋供給能力を持つように設計され

メインアンプM·A 0 ~M A 3 は、上記選択信号 se0~se3がハイレベルとされるとき、選択 的に相補共通データ線CDOL0~CDOL3な いし<u>CD3L0~C</u>D3L3に接続され、選択信 号ar0~ar3がハイレベルとされるとき、選 択的に相補共通データ線CDORO~CDOR3 ないし<u>CD3R0~C</u>D3R3に接続される。 ま た、対応する上記タイミング信号 ø w o C ~ ø w 。3がハイレベルとされることで、選択的に許き 込み動作状態とされる。この書き込み動作状態に おいて、メインアンプMA0~MA3は、上記内 部書き込みデータdw0~dw3あるいはdw4 ~dw7に従った相補書き込み個号を形成し、相 福共通データ線CDOLO~CDOL3ないしC D 3 L 0 ~ C D 3 L 3 あるいは<u>C</u> D 0 R 0 ~ <u>C</u> D O R 3 ないし<u>C</u> D 3 R O ~ <u>C</u> D 3 R 3 を介して、 対応するメモリアレイの選択された合計 8 個のメ モリセルに苦き込む。

さらに、メインアンプMA0~MA3は、対応 する上記タイミング信号øma0~øma3がハ

る電圧発生回路 V C 1 (第1の電圧発生回路)と、この電圧発生回路 V C 1 に対応して設けられる発 版回路 O S C 1 及びレベル検出回路 L V M とを含む。基板パックパイアス電圧発生回路 V m C は、さらに、比較的小さな電液供給能力を持つように設計される電圧発生回路 V C 2 (第2の電圧発生回路)と、この電圧発生回路 V C 2 に対応して設けられる発援回路 O S C 2 とを含む。

レベル検出回路しVMは、特に制限されないが、回路の電源電圧と基板バックバイアス電圧供給点Vmとの間に直列形態に設けられるも個のPチャンネルMOSFETQ9~Q12及び5個のNチャンネルMOSFETQ9及びQ10ならびににいるうち、MOSFETQ11のゲートには、 MOSFETQ11のゲートには、 MOSFETQ11のゲートにはに、 MOSFETQ11のゲートにはに、 MOSFETQ67~Q70は、そのゲート及びドレインがそれぞれ共通結合されることでダイオード形態とされる。特に制限されないが、これらのM

OSPETQ67~Q70は、基板バックバイアス経圧Vmの実績値に応じてその一部が選択的に有効とされる。

MOSFETQ12及びQ66の共通結合され たドレインすなわちノードロ6は、インバータ回 路N2の入力端子に結合される。このインバータ 回路N2の出力竭子は、ナンドゲート回路NAG 40の一方の入力端子に供給される。ナンドゲー ト回路NAG40の他方の入力硝子には、上記タ イミング信号もsrの反転信号すなわち反転タイ ミング信号 osrが供給される。ナンドゲート回 路NAG40の出力信号は、反転された後、ナン ドゲート回路NAG41の一方の入力嫡子に供給 される。このナンドゲート回路NAG41の他方 の入力蝸子には、上記タイミング信号 ¢ c 8 1 の 反転信号が供給される。ナンドゲート回路NAG 41の出力信号は、ナンドゲート回路NAG42 の一方の入力端子に供給される。ナンドゲート回 路NAG42の他方の入力媧子には、内部試験制 御信号 I c t が供給される。この内部制御信号 1

BTQ66~Q70の合成しきい値電圧よりも小さいと、これらのMOSFBTQ66~Q70はすべてオフ状態となる。このため、上記ノードロ6の磁位はほぼ回路の電源電圧のようなハイレベルとなり、インバータ回路N2の出力信号がロウレベルとされる。前述のように、タイミング信号・srはロウレベルであることから、反転タイミング信号・srはロウレベルとされる。したがって、レベル検出回路レVMの出力信号すなわち内部制御信号vbは、ハイレベルとされる。

基板バックパイアス電圧 V mが深くされ、その 絶対値が上記MOSFETQ66~Q70の合成 しきい値電圧よりも大きくなると、これらのMO SFETQ66~Q70はオン状態となる。この ため、上記ノードn6の電位は、MOSFETQ 9~Q12の合成コンダクタンスとMOSFET Q66~Q70の合成コンダクタンスとの比によって決まる所定のロウレベルとなる。ここで、上 記ノードn6のロウレベルは、インバータ回路N 2の論理スレッシホルドレベルよりも低くなるよ でしば、特に制限されないが、通常ハイレベルとされる。ナンドゲート回路NAG42の出力信号は、反転された後、レベル検出回路LVMの出力信号すなわち発展回路OSC1を選択的に動作状態とするための内部制御信号vbとして、発展回路OSC1に供給される。

提似スクティック型RAMがセルフリフレッシュモードとされ、上記タイミング信号 øsrがハイレベルとされるとき、MOSFETGllはオフ状態とされる。このため、レベル検出回路 LV Mは実質的にその勤作が停止され、レベル検出回路 LV Mの出力信号すなわち内部制御信号 vbはロウレベルとされる。

一方、提似スタティック型RAMがセルフリフレッシュモードを解かれ、かつ非選択状態とされるとき、上記タイミング信号 e a r 及び e c e l はともにロウレベルとされる。このため、MOSFETQ11がオン状態となり、レベル検出回路LVMは、実質的に動作状態とされる。このとき、
基板パックバイアス電圧 Vas の絶対値がMOSF

うに設計される。したがって、インバータ回路N2の出力信号がハイレベルとなり、これによって、レベル検出回路LVMの出力信号すなわち内部制御信号vbはロウレベルとされる。

探似スタティック型RAMがいずれかの動作モードで選択状態とされ、タイミング信号 ø c e l がハイレベルとされると、ナンドゲート回路NAG41の出力信号が、ノード n 6 の電位に関係なく、ハイレベルとされる。このため、レベル検出回路 L V M の出力信号すなわち内部制御信号 v b は、益板パックパイアス電圧 V DB のレベルに関係なく、ハイレベルとされる。

つまり、この実施例の基級バックバイアス選圧発生回路 V BB C において、レベル検出回路 L V M は、擬似スタティック型R A M がセルフリフレッシュモードでないことを条件に、選択的に動作状態とされる。この動作状態において、レベル検出回路 L V M は、基板バックバイアス電圧 V BB の格対値が、リーク等によってMOSFETQ66~Q70の合成しきい値電圧よりも小さくなったと

発振回路OSC1は、特に制限されないが、リング状に結合される3個のインパータ回路ならびに2個のナンドゲート回路を含む。これらのナンドゲート回路の他方の入力過子には、上記内部制御信号 v b が供給される。これにより、上記インパータ回路ならびにナンドゲート回路は、内部制御信号 v b がハイレベルであることを条件に、1

上記パルス信号 ø o 1 がハイレベルとされ、ブースト容量 C 1 の一方の福極がハイレベルとされるとき、ブースト容量 C 1 の他方の電極には、そのチャージポンプ作用によってハイレベルが誘起される。しかし、このとき、MOSFETQ82 がオン状態となるため、そのレベルは、MOSFETQ82 のしきい他電圧 V THN にクランプされ

個のリングオシレータとして機能する。

発振回路 OSC1の出力信号は、直列形態とされる偶数個のインバータ回路を介してその駆動能力が大きくされ、パルス信号 Ø 01として、電圧発生回路 VC1に供給される。

経圧発生回路VG1は、特に制限されないが、 比較的大きな静電容器を持つように設計されるブースト容量C1を基本構成とする。ブースト容量 C1の一方の電極には、MOSFETQ81を介 して、上記パルス信号す。1が供給される。MO SFETQ81のゲートには、特に制限されない が、所定のクランプ回路を介して、定額圧Vレが 供給される。このため、MOSFETQ81のゲート群圧Vgは、

V L - V THN < V g < V L + V THN
の範囲でクランプされる。これにより、回路の電源電圧の変動等により基板パックパイアス電圧 V BB が異常なレベルとなることを防止できる。

プースト容量CIの他方の電極と基板パックパ イアス選圧供給点VBBとの間には、ダイオード形

る。一方、上記パルス信号 ø o 1 がロウレベルに変化されると、ブースト容量 C 1 の他方の電極の電位は、回路の電源電圧 V cc分だけ低下し、一(V cc - V THN)となる。このため、基板パックパイアス階圧 V BB は、ブースト容量 C 1 の他方の電極の電位よりもMOSFETQB3のしきい値電圧 V THN 分だけ高い電圧すなわちー(V cc - 2 × V THN)となる。

前述のように、電圧発生国路 V C 1 に設けられるプースト容量 C 1 は、比较的大きな静電容量を持つように設計される。したかって、上記のようなプースト容量 C 1 のチャージボンプ作用により 基板バックバイアス発圧供給点 V m に伝達される電荷量は、比較的大きな個となる。このため、電圧発生回路 V C 1 は、比較的大きな電流供給能力を持つものとなる。

一方、基板バックバイアス選圧発生回路VBBG の電圧発生回路VG2に対応して設けられる発提 回路OSC2は、特に制限されないが、直列形態 とされる3個の単位回路OU1~OU3を含む。

これらの単位回路は、単位回路 0 01 に代表して 示されるように、それぞれ直列形態とされる3個 のCMOSインバータ回路を基本構成とする。こ のうち、第1数目及び第2段目のインバータ国路 の出力端子とインバータ回路を構成するNチャン ネルMOSFET又はPチャンネルMOSFET のドレインとの間には、ダイオード形態とされる レベル調整用のNチャンネルMOSFET又はP チャンネルMOSFBTがそれぞれ段けられる。 特に制限されないが、各単位回路の第1段目及び 第3段目のインバータ回路には、PチャンネルM OSFETQ16及びQ17等を介して、回路の 、電源電圧が供給される。これらのMOSFETの ゲートは共通結合され、さらにMOSFBTQI 4のゲートに結合される。MOSFETQ14は、 そのゲート及びドレインが共通結合されることで、 ダイオード形態とされる。これにより、MOSF ETQ14と上記MOSFETQ16及びQ17 ぬは、電流 もラー形態とされる。同様に、各単位 回路の第2段目のインバータ回路には、Nチャン

ネルMOSFBTQ75を介して回路の接地報位 が供給される。これらのMOSFBTのゲートは 共通結合され、さらにMOSFBTQ73のゲートに結合される。MOSFBTQ73は、そのゲート及びドレインが共退結合されることで、ダイオード形線とされる。これにより、MOSFBT Q73と上記MOSPBTQ75等は、電波ミラー形線とされる。

上記MOSFETQ14のソースは、回路の電 源電圧に結合され、そのドレインは、MOSFB TQ71及びQ15を介して、上記MOSFBT Q73のドレインに結合される。MOSFBTQ 73のソースは、回路の接地電位に結合される。 MOSFETQ14には、MOSFBTQ13が 並列形態に設けられ、MOSFBTQ73には、 MOSFBTQ72が並列形態に設けられる。こ のうち、MOSFBTQ13のゲートは、上記M OSFBTQ72のゲートは、上記MOSFB

TQ15のゲートに共通結合され、タイミング信号øsrが供給される。

単位回路OU1の出力網子は、特に制限されな いが、MOSPETQ18のゲートを介して、単 位国路OU2の入力始子に結合される。MOSF ETU18のソースは回路の電源電圧に結合され、 そのドレインは、直列形態とされるMOSFET 477及び478を介して、回路の投地電位に結 合される。このうち、MOSFETQ11のゲー トは、単位回路OU1の出力端子すなわち上記M OSFBTQ18のゲートに共通結合され、さら にMOSPBTQ76を介して回路の接地電位に 結合される。MOSFBTQ78は、そのゲート が上記MOSFETQ73のゲートに共通結合さ れることで、MOSFETQ13と電流もラー形 窓とされる。MOSFETQ76のゲートには、 上記タイミング信号øsrが供給される。MOS FETQ18及びQ17の共通結合されたドレイ ンの窓位は、この発振回路 OSC 2 の出力信号す なわちパルス信号 ø o 2 として、電圧発生回路 V

C 2 に供給される。

単位回路OU2の出力信号は、単位回路OU3の入力協子に供給されるとともに、特に制限されないが、この発援回路OSC2のもう一つの出力信号すなわちパルス信号 øo3として、電圧発生回路VG2に供給される。単位回路OU2の出力端子と回路の接地電位との間には、そのゲートに上記タイミング信号 øsrを受けるMOSPETQ79が設けられる。

単位回路OU3の出力端子は、単位回路OU1の入力端子に帰還結合されるとともに、MOSF ETQ74を介して回路の接地電位に結合される。 MOSFETQ74のゲートには、上記タイミング信号のarが供給される。

これらのことから、発掘回路OSC 2を構成する単位回路OU1~OU3は、上記タイミング信号 ウェ r がロウレベルとされ夜転タイミング信号 マェ r がハイレベルとされるとき、 含い換えると 仮似スタティック型RAMがセルフリフレッシュモードでないとき、選択的に電波ミラー形態とき

れる駆動MOSFBTを介して動作電流が供給され、動作状態とされる。この動作状態において、単位回路OU1~OU3は、1個のリングオシレータとして機能し、所定の周波数を有し、かつその位相が重ならない二つの出力信号すなわちパルス信号 6 0 2 及び 6 0 3 を形成する。このとき、上記電流ミラー回路を介して各単位回路に与えられる動作電流は、その値が非常に小さくなるように設計される。

提似スタティック型RAMがセルフリフレッシュモードとされ、タイミング信号 øsrがハイレベルとされるとき、単位回路OU1~OU3は、その動作が停止される。このとき、各単位回路の入力婦子及び出力娟子は、対応するMOSFETQ74。Q76及びQ79を介して回路の接地間位に短終される。

電圧発生回路 V G 2 は、特に制限されないが、 比較的小さな静電容量を持つように設計されるブ ースト容量 C 2 を基本構成とする。ブースト容量 C 2 の一方の電極は、特に制限されないが、M O

) なる基板パックパイアス電圧 V m を発生する。 このとき、ブースト容量C2の一方の登極には、 MOSFBTQ19を介してハイレベルが供給さ れ、MOSFETQ80を介してロウレベルが供 給される。前述のように、これらのMOSPET Q19及びQ80のゲートに供給されるパルス信 号φο 2 及びφο 3 は、その位相が重ならない程 度に遅延される。その結果、MOSFETQ19 及びQ80による貫通電流が防止され、電圧発生 四路VC2の動作磁流が削減される。 また、前述 のように、プースト容量C2は、比較的小さな静 営突骨を持つように設計される。したがって、ブ - スト容量 C 2 のチャージポンプ作用により装板 バックパイアス電圧供給点 Vesに伝達される電荷 景は、比較的小さな値となる。このため、電圧発 生回路 V C 2 は、比較的小さな電流供給能力を持 つものとなる.

ここで、第18図をもとに、この実施例の基板 バックバイアス電圧発生回路 V BB C の各部の動作 状態を整理してみよう。 SFBTQ84を介して、MOSFBTQ19及びQ80のドレインに共通結合される。MOSFBTQ89及びQ84のゲートには、特に制限されないが、上記MOSFBTQ81と同様に、所定のクランプ回路を介して定程EVLが供給される。MOSFBTQ19のソースは回路の電源電圧に結合され、そのゲートには、発援回路OSC2から上記パルス信号中の3が供給される。

ブースト容量C2の値方の電極と基板バックバイアス電圧供給点Vasとの間には、ダイオード形態とされるMOSFETQ86が設けられる。また、このブースト容量C2の他方の電極と回路の接地電位との間には、同様にダイオード形態とされるMOSFETQ85が設けられる。

これにより、竜圧発生回路 V G 2 は、上記竜圧発生回路 V G 1 と同様に、ブースト容量 C 2 のチャージポンプ作用により、一(Vcc-2 × V THM

まず、擬似スタティック型RAMがセルフリフレッシェモードでなくかつ非選択状態とされるとき、基板バックバイアス電圧発生回路VBDのでは、第18図の当初の部分に示されるように、レベル検出回路LVMの出力を有する電圧発生回路VG2ともに動作状態となわち内部制御個号Vbがハイレベルとされ、比較的大きな電流供給協力を有する電圧発生回路VG2とともに動作状態とされる。

出力イネーブル信号OEすなわちリフレッシュ制御信号RFSHのロウレベル変化に先立ってチップイネーブル信号CEがロウレベルとされることによって、凝似スタティック型RAMが通常の動作モードで遊択状態とされると、結板バックバイアス電圧発生回路VBBCでは、第18図のサイクルCy.1に示されるように、反転タイミング信号ocelがロウレベルとされる時点で、電圧発

生回路 V G 1 が強制的に動作状態とされ、そのレベルにかかわらず益板パックパイアス電圧 V 88の福給が行われる。

チップイネーブル信号CEがハイレベルとされた状態で出力イネーブル信号OEすなわちリフレッシュ制御信号RFSHが一時的にロウレベルとされることによって、疑似スタティック型RAMがオートリフレッシュモードで選択状シック発生回路TGのリフレッシュ系タイミング発生回路TGのリフレーと、次のサイング発生のでは、第18四のマミング発生のでは、原転内部タイミングを出ていた。反転内のとされ、次のでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないののでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、そのレベルにかかわらず基板バックバイアス電圧 VBBO 福給が行われる。

チップイネーブル信号 C E がハイレベルとされた状態で出力イネーブル信号 O B すなわちリフレッシュ制御信号 R F S H が連続的にロウレベルと

される。これにより、反転タイミング信号する。

「かロウレベルとされ、セルフリフレッシュモードによる第1回目のリフレッシュ動作が開始される。基板パックパイアス電圧発生回路 Vas Gでは、反転タイミング信号する。1のロウレベルを受けて電圧発生回路 VG 1が強制的に動作状態とされ、リフレッシュ動作に必要な基板パックパイアス電圧 Vas の複絡が行われる。

以下、リフレッシュアドレスカウンタRFCのリフレッシュタイマー回路RTMからタイミング信号をιс(が周期的に供給されると、タイミングの発生回路TCのリフレッシュ系タイミング発生では、原田内部タイミング信号をっててが、一時的にロウレベルとされる。これによるリフレッシュモードによるリフレッシュを作が繰り返される。このとき、基板パックが信号をでは、反転タイミング信号を受けて、その部度電圧発生のロウレベルを受けて、その部度電圧発生

されると、タイミング発生回路TGのリフレッシ ュ系タイミング発生部TRFでは、第**18**図のサ イクル Cy. 3 に示されるように、まず反転内部タ イミング信号。日にまが一時的にロウレベルとさ れ、オートリフレッシュモードによる1回のリフ レッシュ動作が実行される。これにより、電圧発 生回路VG1が強制的に動作状態とされ、そのレ ベルにかかわらず基板パックパイアス盤圧VBBの 橘給が行われる。さらに、出力イネーブル信号0 -Bがロウレベルとされてから所定の時間が経過し、 反転タイミング信号 øc & が一時的にロウレベル とされると、タイミング発生回路TCのリフレッ シュ釆タイミング発生部TRFでは、第18図の サイクル C y. 4 に示されるように、タイミング借 号ゥssがハイレベルとされ、擬似スタティック 型RAMのセルフリフレッシュモードが判定され る。このため、タイミング信号φsrのハイレベ ルを受けて、まずレベル検出回路LVM及び留圧 発生回路 V G 2 の動作が停止され、また反転内部 タイミング信号中まりまか一時的にロウレベルと

回路 V C I が強制的に動作状態とされ、リフレッシュ動作に必要な基板パックパイアス電圧 V вв の 補給が行われる。

つまり、提似スタティック型RAMが、例えば パッチリパッグアップ等を行うためにセルフリフ レッシュモードとされる場合、擬似スタティック 型RAMは、通常の動作モードでアクセスされる 可能性がない。このため、この実施例の基板パッ クバイアス電圧発生回路 V BB C では、セルフリフ レッシュモードが微別されタイミング信号中ST がハイレベルとされる時点で、レベル検出用の質 通電流を必要とするレベル検出回路LVMと、比 **較的小さな電流供給能力を有しリーク等による基** 板パックパイアス電圧 V BB の補給を行う電圧発生 囮路 V C 2 の動作を停止する。また、セルフリフ レッシュモードとされる間、周期的にリフレッシ ュ動作が実行されるのにあわせて、比較的大きな 電流供給能力を有する電圧発生回路VG2を強制 的に動作状態とし、リフレッシュ動作に要する基 板パックバイアス電圧 Vesの補給を行う。その結 果、セルフリフレッシュモードにおける疑似スタティック型RAMの消費な波が着しく削減され、 より電流供給能力の小さな電池等によるバッテリ パックアップが可能となる。

最後に、第19図に示される半導体基板面の配置図をもとに、この実施例の疑似スタティック型 RAMのレイアウトに関するいくつかの特徴について説明する。なお、第19図において、半導体 基板は、紙面の都合から、横向きに図示されるため、以下の説明では、同図の左側を半導体基板面の上側と称している。

前述のように、擬似スタティック型RAMは、8個のメモリアレイMARYOL〜MARY3L 及びMARYOR〜MARY3Rを備え、これらのメモリアレイに対応して設けられるXアドレスデューダXDOL〜XD3L及びXDOR〜XD3Rと、センスアンプSAOL〜SA3L及びSAOR〜SA3Rを備える。 は似スタティック型RAMは、さらに、4個のY

ドレスデコーダ等に近接して、メインアンブMA 0~MA3ならびにデータ入力パッファDIB等 が配置される。

半導体基板面の各側辺には、半導体基板面の各 隅に近接する位置ならびに左部及び右部側辺の中 央部に近接する位置を避けるように、ポンディン グパッドが配置される。すなわち、半導体基板面 の上部側辺には、Yアドレス信号AY3. AY5 及びAY7ならびにAY4及びAY6に対応する 5個のパッドが、回路の電源電圧を供給する電源 パッド V cc 1 及び V cc 2 をはさむように配置され、 下部側辺には、データ入出力端子 D 1 及び D 2 な らびにD3~D5に対応する5個のパッドが、回 路の接地電位を供給する電源パッドNasi及びV ss 2 をはさむように配置される。また、半導体基 板面の上左部側辺には、Xアドレス信号AX4~ AX7ならびにYアドレス信号AY1に対応する 5個のパッドが配置され、下左部側辺には、デー タ入出力端子D0ならびにXアドレス信号AX0 ~ A X 3 に対応する 5 個のパッドが配置される。

アドレスデコーダYD0~YD3ならびにメインアンブMA0~MA3を備え、その他の共通的な周辺回路を備える。

第19図において、半導体基板面の中央部には、 XアドレスデコーダXDOL~XD3L及びXD 0R~XD3R等(周辺回路の一部)が配置され、 その上下に、対応するメモリアレイMARYOL ~MARY3L及びMARYOR~MARY3R が、ワード線を上下方向に延長する形で配置され る。また、図示されないが、Yアドレスデコーダ YDO~YD3に近接して、対応するセンスアン プSAOL~MA3L及びSAOR~SA3Rな らびにカラムスイッチCSOL~CS3L及びC SOR~CS3Rがそれぞれ配置される。

半導体基版面の上部には、特に制限されないが、メモリアレイ及びYアドレスデコーダ等に近接して、プリYアドレスデコーダPYD。YアドレスパッファYAB及びYアドレス冗長制御回路YRACが配置される。また、半導体基版面の下部には、特に制限されないが、メモリアレイ及びYア

さらに、半導体基板面の上右部側辺には、Yアドレス信号AY 0とXアドレス信号AX 9及びAX 8ならびにYアドレス信号AY 2に対応する4個のパッドと、ライトイネーブル信号WBに対応するパッドならびに所定の試験時に基板パックパイアス電圧 Vsnを供給するための試験パッド Vsnとか配置され、下右部側辺には、データ入出力端子レス信号AX 10ならびに出力イネーブル信号 OE すなわちリフレッシュ制御信号 RFSHに対応する5個のパッドが配置される。

各パッドは、それぞれがポンディング処理を施すための露出部を持つ。また、各パッドは、パッケージ側に設けられるインナーリード」しとポンディングワイヤを介して結合され、これらのインナーリード」しは、第19図に点線で例示されるように、充分なたわみを持たせて配置し、所定の機械的強度を与える必要がある。このため、この実施例の擬似スタティック型RAMでは、前述のように、まず、パッドを半導体基板面の各隅に近

接する位置を避けて配置することで、特にブラスキックパッケージが用いられる場合に、熱態避免を原因とするいわゆるレジンストレスを防止をの周辺が破損されるのを防止したいる。また、パッドを、インナーリードに充分なたわみが特たせられない半導体基板面の左手に近後する位置を避けて配置することで、すべてのインナーリードに所定の機械的強度で、すべてのようにし、またボンディングワイヤがいたずらに長くなるのを防止している。

ところで、上記パッドが配置されない半導体基板面の各隅に近接する位置ならびに左部及び高路の回路では、通常の回路では、通常の回路では、通常の回路では、通常の回路では、連体を板面の左上では、特に制限されないが、基板がでは、特に制限されないが、基板がでは、特に制限されないが、基板がファイミング信号発生回路や×Gが配置され、右上隔に近接する位置には、タイミング発生回路での一部が配置される。また、半導体基板面の右

隅に近接する位置には、タイミング発生回路TCの他の一部が配置される。さらに、半導体基板面の左部側辺の中央部に近接する位置には、メアドレスパッファXAB及びプリメアドレスデコーダPXD等(周辺回路の他の一部)が配置され、右部側辺の中央部に近接する位置には、リフレッシュアドレスカウンタRFC等(周辺回路の他の一部)が配置される。

このように、パッドが配置されない半導体基板 面の各隅に近接する位置ならびに左部及び右部側 辺の中央部に近接する位置に、いわゆるレジンストレスの影響を受けずまたインナーリードに関係 のない通常の回路プロックを配置することで、深 似スタティック型RAMのレイアウトに関する間 題を排除しつつ、そのレイアクト効率の低下を補 うことができるものである。

この実施例の疑似スタティック型RAMは、さらにレイアウトに関するもう一つの特徴を持つ。 すなわち、この実施例の擬似スタティック型RA Mでは、第19図に示されるように、各起動制御

信号やアドレス信号を入力するためのパッドなら びにデータ入出力端子が、半導体基板面の各側辺 に分散して配置される。このため、例えば、比較 的近接して配置されるXアドレス信号AXO~A X3及びAX4~AX7ならびにYアドレス信号 AY0~AY7については、対応するXアドレス パッファXAB及びYアドレスパッファYABが これらのパッドに近接してまとめて配置されるが、 比較的距離をおいて配置されるXアドレス信号A X8~AX10やチップイネーブル信号CB,ラ ィトィネーブル信号WB及び出力イネーブル信号 Oとすなわちリフレッシュ制御信号RFSHにつ いては、各パッドに隣接又は近接して対応する入 カバッファ X A B ならびに C E B 、 W E B 及び O BBがそれぞれ配配される。また、データ入出力 娘子D0~D1に対応するデータ入力パッファ D [Bは、半導体基板面の下部側辺に近接してまと めて配置されるが、データ入出力嫡子D0~D7 に対応するデータ出力パッファDOBについては、 データ入出力端子D0~D7に隣接してそれぞれ

配置される。その結果、各入力信号の伝達遅延時間が短縮されるとともに、データ出力パッファ D OBが一斉に動作状態にされることによる冤源ノ ィズの影響が抑制される。

以上の本実施例に示されるように、この発明を 疑似スタティック型RAM等の半導体配慮装置に 適用することで、次のような作用効果を得ること ができる。すなわち、

(1) 指定されるワード線が択一的に選択状态をとされるワード線が択一的に選択状态複数のよるとにより選択的に動作状態とされる型により選択する数似スタティックドは動して、セルフリフレッシュモードの数をしまりでは対すートリフレッシュモードにおけるのではなって、フロッシュを表演化し、優似スタティック型をAMできる。

(2) 上記 (1) 項において、各メモリアレイに 対応して設けられる複数のセンスアンプに、それ ぞれ複数の駆動MOSFETを設け、これらの駆 動MOSFBTを、通常の書き込み及び読み出し モードならびにオートリフレッシュモードにおい てそれぞれ所定の時間をおいて順次オン状態とし、 かつセルフリフレッシュモードにおいてその一部 を部分的にオン状態とすることで、多数のメモリ アレイすなわちセンスアンプが同時に動作状態と されるセルフリフレッシュモードにおける動作電 流のピーク値を削減できる。

(3) 上記 (2) 頃において、セルフリフレッシ のピーク値をさらに削波できる。

(4) 上記 (2) 項及び (3) 項により、擬似ス タティック型RAM等のセルフリフレッシュモー

ュモードにおいて部分的にオン状態とされる駆動 MOSFETを、さらにセンスアンプごとに順次 遅延してオン状態とすることで、多数のメモリア レイすなわちセンスアンプが同時に動作状態とさ れるセルフリフレッシュモードにおける動作電流

ッシュ動作を実行することで、オートリフレッシ ュモードが所定の選択期間をもって繰り返されあ るいはオートリフレッシュモードとセルフリフレ

ッシュモードが所定の時間をおいて繰り返される とき、リフレッシュアドレスカウンタが歩進され ないという問題を解消できる。

(8) 上記(1) 項において、疑似スタティック 型RAMの基板バックパイアス電圧発生回路を、 セルフリフレッシュモードにおいて選択的にその 動作が停止されるレベル検出回路と、比較的大き な電流供給能力を持つように設計され上配レベル 検出回路の出力信号が有効とされるときあるいは セルフリフレッシュモードによるリフレッシュ勤 作が実行されるとき選択的に動作状態とされる第 1の配圧発生回路と、比較的小さな電流供給能力 を持つように設計されセルフリフレッシュモード においてその動作が選択的に伊止される第2の電 圧発生回路とにより構成することで、遅似スタテ ィック型RAMのセルフリフレッシュモードにお ける消費電流をさらに削減できる。

ドにおける電源ノイズを削減できる。

(5) 上記(1) 項において、各センスアンプを 構成する単位増福回路と回路の電源電圧との間に 設けられるPチャンネル型の駆動MOSFBTの 数を、上記単位均幅回路と回路の接地電位との間 に設けられるNチャンネル型の駆動MOSFET に比較して多くすることで、センスアンプの立ち 上がりを平均的に高速化し、疑似スタティック型 RAMを高速化できる。

(6) 上記 (1) 項において、セルフリフレッシ ュモードにおけるワード線の同時選択数を、通常 の書き込み及び読み出しモードあるいはオートリ フレッシュモードの2のべき顆倍とし、リフレッ シュアドレスカウンタの下位ピットを、セルフリ フレッシュモードにおいて部分的に無効とするこ とで、リフレッシュアドレスカウンクの歩進動作 を、動作モードによってワード級の同時選択数が 異なる上記選択方式に退合できる。

(1) 上記 (6) 項において、セルフリフレッシ ュモードが識別される当初において1回のリフレ

(9) 上記(1) 頃において、選択状態とされる ヮード線を回路の電視電圧より高いプーストレベ ルにするためのワード線選択タイミング信号を伝 連する信号線と回路の接地電位との間に、セルフ リフレッシュモードにおいて追加して選択状態と されるワード娘の寄生容量に相当する静電容量を 持つように設計され、かつ通常の書き込み又は読 み出しモードあるいはオートリフレッシュモード において選択的に結合されるダミー容量を設ける ことで、ワード線の同時選択数が変化されること にともなうワード級選択タイミング信号のブース トレベルの変化を抑制できる。

(10) ポンディングパッドを、半導体基板面の各 隅に近接する位置を避けて配置することで、特に プラスチックパッケージを用いる場合に、熱膨張 率の差を原因とするいわゆるレジンストレスによ って、露出部を有するパッド又はその周辺部が破 掛されるのを防止できる。.

(11) 上記 (10) 項において、パッドが配置され ない半導体基板面の各隅に近接する位置に、通常

の回路ブロックを配置することで、提似スタティック型RAM等のレイアウト効率の低下を扱うことができる。

(12) ボンディングパッドを、半導体基板面の各側辺の中央に近接する位置を避けて配置することで、パッケージのすべてのインナーリードを、充分なたわみを持たせつつ配置できるため、各インナーリードに所定の機械的強度を与え、ボンディングワイヤの長さを短縮することができる。

(13) 上記 (12) 項において、パッドが配置されない半導体基板面の各側辺の中央に近接する位置に、通常の回路プロックを配置することで、擬似スタティック型RAM等のレイアウト効率の低下を譲うことができる。

(14) 半導体基板面の側辺に分散配置されるポンディングパッドに隣接又は近接して、対応する入力パッファ及び出力パッファを配置することで、各入力又は出力信号の伝達遅延時間を短縮し、また複数の出力パッファが同時に動作状態とされることにともなう電源ノイズを抑制できる。

遊似スタティック型RAMは、オートリフレッシ ュ及びセルフリフレッシュモード以外のリフレッ シュモードを育することもよい。Xアドレス信号 ならびにソアドレス信号は、同一の外部嫡子を介 して時分割的に入力してもよい。第6図ないし第 9 図において、タイミング発生回路TGの各部の 具体的な回路構成や各タイミング信号等の論理象 件等は、この実施例による制約を受けない。第1 1図において、センスアンプの単位増福回路と回 路の電源電圧又は接地電位との間に設けられる駆 動MOSFETの数は、任意に設定できる。また、 これらの駆動MOSFBTの動作タイミングは、 程々の組み合わせが考えられる。第12図におい て、ダミー容量Cdならびにこれを選択的に結合 するためのMOSFBT等は、例えばワード線道 択タイミング信号線 Φ×0~Φ×3と回路の接地 **電位との間に分散して設けてもよいし、それぞれ** を複数個に分割して設けてもよい。また、ワード 線選択タイミング信号φ×0∼φ×3のブースト レベルの具体的な値は、この実施例によって制限

(15) 上記(1) 頃ないし(15) 頃により、擬似スタティック型RAM等の動作ならびに製品品質を安定化しつつ、そのセルフリフレッシュモードの低消費電力化を図り、さらに小さな電流供給能力を育する電池等によるバッテリバックアップを可能にできる。

以上本発明者によってなされた発明を上記実施例に基づき具体的に説明したが、この発明は上記実施例に限定されるものではなく、その要要も必要であることとない。例えば、第1図及び第2図において、なりのというない。例えば、第1図及び第2図において、なりでは、ののではないのである。というないできると、メモリアレイならびによいできると、メモリアレイならびによいできると、メモリアレイならびによって、メモリアレイならびによる。第5図において、メモリアレイならびによる。アトの数は任意に設定できるというないのというとははできる。リーンシュ制御信号RFSHは、出力イネーブル信号とは別途に独立して扱けてもよい。また、

されない。ワード線選択タイミング信号発生回路 及び各Xアドレスデコーダに投けられるデコード 用のナンドゲート回路は、等価的な他の論理ゲー ト国路に置き換えることができる。第15図にお いて、リフレッシュアドレスカウンタRFCの単 位カウンタ国路URC0及びURC1の出力信号 は、セルフリフレッシュモードにおいて選択的に 無効とされることを条件に、特に論理"0"に固 定される必要はない。第17図において、レベル 検出回路LVMは、電圧発生回路VC1が強制的 に動作状態とされる場合、その動作を停止しても よい。また、発振回路OSC2及び電圧発生回路 VC2は、発版回路OSC1及び電圧発生回路V G1とそれぞれ同様な回路構成としてもよい。基 版パックパイアス電圧Vasの具体的なレベルは、 任意に退定できる。第19図において、半導体基 板面における各回路プロック及びポンディングパ ッド等の配配位置ならびにその組み合わせは、こ の実施例による制約を受けない。また、入力バッ ファ及び出力パッファ等は、すべて対応するパッ

ドに隣接又は近接して配配してもよい。さらに、 第5回に示される疑似スタティック型RAMのブロック様成や各回路ブロックの具体的な回路構成ならびに各タイミング信号やアドレス信号の組み合わせ等、様々の実施形態を採りうる。

以上の説明では主として、 れた発明をその背景としてった利用分合にでする。 のでは、 の

股似スタティック型 R A M 等に内蔵される基版バ ックパイアス電圧発生回路を、セルフリフレッシ ュモードにおいて選択的にその動作が停止される レベル検出回路と、比較的大きな電波供給能力を 有し通常の動作モード及びオートリフレッシュモ - ドにおいて上記レベル検出回路の出力信号が有 効とされるときあるいはセルフリフレッシュモー ドにおいてリフレッシュ動作が実行されるとき選 択的に選択的に動作状態とされる第1の電圧発生 回路と、比較的小さな電波供給能力を有しセルフ リフレッシュモードにおいて選択的にその動作が 俘止される第2の選圧発生回路とにより構成する。 これにより、疑似スタティック型RAMのセルフ リフレッシュモードにおけるワード線の同時選択 数を最適化し、その平均消費電力を大幅に削減で ・きる。また、ワード線の同時選択数の最適化にと もなう動作電流のピーク値を抑え、ワード線の同 時選択数が変化されることによるワード線のブー ストレベルの変化を即制できるとともに、リフレ ッシュアドレスカウンタの誤動作を防止し、セル

ッシュモードに関係なく各種の半導体集積回路装 選に広く適用できる。

(発明の効果)

本願において関示される発明のうち代表的なも のによって得られる効果を簡単に説明すれば、下 記のとおりである。すなわち、擬似スタティック 型RAM等のセルフリフレッシュモードにおける ワード線の同時選択数を、通常の動作モード及び オートリフレッシュモードの整数倍とし、相応し てセルフリフレッシュモードにおけるリフレッシ ュ周期を整数倍とする。このとき、各センスアン プに対応して設けられる複数の駆動MOSFET を部分的にオン状態とし、さらに部分的にオン状 娘とされる駆動MOSFBTを所定の時間をおい て順次オン状態とする。また、ワード線選択タイ ミング信号を伝達する信号線と回路の接地電位と の間に、セルフリフレッシュモードにおいて選択 的に結合されるダミー容量を設けるとともに、セ ルフリフレッシュモードが識別される当初におい て1回のリフレッシュ動作を実行する。そして、

フリフレッシュモードにおける基板バックバイア ス電圧発生回路の動作電流を削減できる。その結 果、擬似スタティック型RAM等の動作を安定化 しつつ、その低消費電力化を推進できる。

4. 図面の簡単な説明

第1図及び第2図は、この発明が適用された擬似スタティック型RAMの選択状態を説明するための概念図、

第3図及び第4図は、この発明が適用された疑 似スタティック型RAMの平均動作電波を説明す るための概念図、

第5図は、この発明が適用された擬似スタティック型RAMの一実施例を示すブロック図、

第6図ないし第9図は、第5図の提似スタティック型RAMのタイミング発生回路の一実施例を 示す部分的な回路図、

第10図は、第6図ないし第9図のタイミング 発生国路の一例を示すタイミング図、

第11図は、第5図の擬似スタティック型RA Mのメモリアレイ及びセンスアンプならびにカラ ムスイッチの一実施例を示す部分的な回路図、

第12 図は、第5 図の擬似スタティック型 R A M の プリ X アドレスデコーダ 及び X アドレスデコーダ の一実 施 例を示す 部分的な 回路 図、

第13図及び第14図は、第12図のプリXアドレスデコーダ及びXアドレスデコーダの選択状態を説明するための概念図、

第15図は、第5図の凝似スタティック型RAMのリフレッシュアドレスカウンクの一実施例を示す部分的な回路図、

第16図は、第15図のリフレッシュアドレス カウンタの一例を示すタイミング図、

第17図は、第5図の擬似スタティック型RAMの基板バックパイアス電圧発生回路の一実施例を示す部分的な回路図、

第18図は、第17図の基板バックバイアス電 圧発生回路の一例を示すタイミング図、

第19回は、第5回の疑似スタティック型RA Mの一実施例を示す配置図である。

MATO~MAT3···メモリマット、MA

UPC0~UPC3・・・単位プリチャージ回路、USA0~USA3・・・センスアンプ単位 増幅回路。

BSC・・・ブースト信号発生回路、UXC0 ~UXC3・・・単位選択回路、Cb・・・ブースト容量、Cw・・・ワード検寄生容量、Cd・・・ダミー容量。

URC0~URC10··・単位カウンタ回路、 ML·・・マスターラッチ、SL·・・スレーブ ラッチ、CNI~CN2·・・クロックドインバ ーク回路・

LVM・・・レベル検出回路、OSC1, OSC2・・・発展回路、VG1, VG2・・・発圧発生回路、OUi~OU3・・・発援回路OSC2の単位回路、C1, C2・・・ブースト容量。

YRAC・・・Yアドレス冗長制御回路。


Q 1 ~ Q 1 9 · · · PチャンネルM O S F E T 、
Q 3 1 ~ Q 8 8 · · · · NチャンネルM O S F E T 、
N A C 1 ~ N A C 4 2 · · · ナンドゲート回路、
N O G 1 ~ N O C 9 · · · ノアゲート回路、 N 1 .


RYOL~MARY3L. MARYOR~MAR Y3R···メモリアレイ、SAOL~SA3L。 SAOR~SA3R···センスアンプ、CSO L~CS3L. CSOR~CS3R···カラム スイッチ、XDOL~XD3L, XDOR~XD 3 R · · · Xアドレスデコーダ、P X D · · · プ リメアドレスデコーダ、ø×G・・・ワード線選 択タイミング信号発生回路、XAB・・・Xアド レスパッファ、RFC・・・リフレッシュアドレ スカウンタ、YD0~YD3・・・Yアドレスデ コーダ、PYD・・・プリYアドレスデコーダ、 YAB···Yアドレスパッファ、MAO~MA 3···メインアンプ、DIB···データ入力 バッファ、DOB・・・データ出力バッファ、T C・・・タイミング発生回路、V 8B C・・・基板 バックバイアス電圧発生回路。

TCB・・・チップイネーブル系タイミング発生部、TRF・・・リフレッシェ系タイミング発生部、ASL・・・アレイ選択部、SAC・・・センスアンプ制御部。


N 2 · · · インバータ回路、LT1~LT6 · · · · · · · · · · · · · 延延回路。

代理人弁理士 徳若 光政







特閒平2-187987 (40)




第 6 图




第7四





第 8 図





努 9 図






















TG

赛 18 🖾



. 第 19 図



AY4.

Vcc2.

Vcc1~

AY7 -10

AY5

YD3(D) - 05 - 05 - 06 - 04 - 0084 MARY3L(U) MARY3L(D) XDOL-XD3L·XDOR-XD3R MARY2R(U) MARY2R(D) YD2(U) YDZ(D) MARY2L(U) MARY2L(D) MARY1R(U) MARY1R(D) YD1(U) Y01(D) MARY1L(U) MARY1L(D) MARYOR(U) MARYOR(D) D1 U081 YD0(U) YDQ(D) MARYOL(U) MARYOL(D) XAB PXD DIB-MAO-MA3 <u>₩</u>17

第1頁の続き ⑤Int. Cl. ⁵				識別記号			庁内整理番号
G H	11 C 01 L	27/	401 108				8624-5F H 01 L 27/10 3 2 5 V
⑫発	明	者	新	保		豊	東京都青梅市今井2326番地 株式会社日立製作所デバイス
⑫発	明	者	検	見崎	兼	秀	開発センタ内 東京都小平市上水本町5丁目20番1号 日立超エル・エ
@発	明	者	尾	方	真	弘	ス・アイエンジニアリング株式会社内 東京都小平市上水本町5丁目20番1号 日立超エル・エ
@発	明	者	久	保盤	昌	次	ス・アイエンジニアリング株式会社内 東京都小平市上水本町5丁目20番1号 日立超エル・エ
勿発	明	者	間	仁 田	喜	_	ス・アイエンジニアリング株式会社内 東京都小平市上水本町5丁目20番1号 日立超エル・エ
يار و	,,	-					ス・アイエンジニアリング株式会社内

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第4区分 【発行日】平成9年(1997)2月7日

【公開番号】特開平2-187987

【公開日】平成2年(1990)7月24日

【年通号数】公開特許公報2-1880

【出願番号】特願平1-8034

【国際特許分類第6版】

G11C 11/406

11/403

H01L 21/8242

27/108

[FI]

G11C 11/34 363 K 8840-5L

371 J 8840-5L

H01L 27/10 681 G 7735-4M

手統補正督

平成8年 1月16日

函

特許庁長官 吸

特許出願の表示 平成 1年特許限第 8034号

発明の名称 半導体記憶装置

対正をする者

事件との関係 特許出現人

住 所 東京都千代田区神田駿河合 4 丁目 6 番地

名 称 (510)株式会社 日 工工 型工 个字 的子

代表者 金井 砧

住 所 東京都小平市上水本町5丁目20番1号


日立超エル・エス・アイ エンジニアリング株式会社

代数者 给木仁一郎

代理人

東京都三鷹市井の頭5丁目16番8号 加0422-48-5761 FAX0422-47-3936 (8193) 弁型士 徳若 光政 住 所

補正の対象 明細書の「特許請求の範囲」及び「発明の詳細な説明」の各個 前正の内容 1.特許請求の範囲を別紙の通りに補正する。



2. 明暦傳算11頁第5行「いる。」の後に、以下の文章を追加する。



別戦

特許請求の範囲

1. ワード線とデータ線の交差点に設けられたダイナミック型メモリセルを有し 選択的に動作状態とすることができる複数のメモリアレイと、リフレッシュ動作を実行すべきアドレスを順次指定するリフレッシュアドレスカウンタとを領える半導体記憶変遷であって、

参き込み及び続み出しモードにおいては前記復数のメモリアレイの一部が動作状態とされ、

が記りフレッシュアドレスウウンタを自体的に更新し、対応する複数のアド レスに関する前記メモリセルのリフレッシュ動作を実行するセルフリフレッシュモードにおいて、

前定収数のメモリアレイを実質的に一斉に動作状態として前記メモリセルの リフレッシュを行う第1の期間と、

前記複数のメモリアレイを実質的に一斉に非動作状態とする第2の期間とを 有することを特徴とする単導体記憶装置。

2. <u>上記メモリアレイは、禁犯データ論のそれぞれに対応して設けら</u>れる複数の 単位物幅回路と、

第1の共通ソース線を介して上記複数の単位物標回路に第1の電源電圧を供給する批判に接続された複数の第1の短動MISFBTと、

第2の共和ソース線を介して上記複数の単位物幅回路に第2の程東電圧を供給する並列に接続された複数の第2の壁動MISPETとを含むものであって、 上記旗数の第1及び第2の壁動MISPETは、上記費き込み及び読み出し モードにおいてそれぞれ時間をおいて順次オン状態とされ、上記セフルリフレ フシュモードの上記第1の期間ではその一部がオン状態とされるものであるこ とを特徴とする特許確求の範囲第1項記載の半尋体記憶装置。

3. 上記セルフリフレッシュモードの上記第1の期間では、各メモリセルごとに 設けられた上記復数の第1及び第2の駆動MISPETは、各メモリセルごと にそれぞれ所定の時間をおいて駆攻オン状態とされることを特徴とする特許静 求の範囲第2項記載の単導体記憶装置。

るワード際に上記ワード郡遊駅タイミング信号を駅一町に伝達する複数のXア ドレスデコーダとを見望するものであって、

上記復数のXアドレスデコーダに上記ワード検選択タイミング信号を伝達するための信号様と回路の核地延位との間に、上記第1の動作モードにおいて選択的に結合されるダミー客配が設けられることを特徴とする半導体記憶装置。

- 9. 上記ダミー容量は、上配第1の動作モードにおいて同時に遊択状態とされるワード娘の寄生容量値と、上配第2の動作モードにおいて同時に遊択状態ときれるワード娘の寄生容量値との恋に相当する前電容量値を有するものであることを特徴とする特許請求の韓囲第2項記載の申请休託認義優。
- 10. 上記第1の動作モードは、存き込み又は読み出しモードであって、上記第 2の動作モードは、セルフリフレッシュモードであることを特徴とする特許請求の厄朗第8又は第9項記載の準導体記憶装置。

- 4. 上配視数の第1の保動M) SFETの数は上配荷数の第2の展動M I SFE Tの数に比較して多くされるものであることを特徴とする特許請求の範囲第2 項又は第3項配載の半導体記憶装置。
- 5. 上記半導体記憶後度は、上記セルフリフレッシュモードが識別される当初において1回のリフレッシュ動作を実行し、その後所定の間隔をおいて周期的にリフレッシュ動作を実行するものであって、かつ、上記セルフリフレッシュモードにおいて周期的にリフレッシュ動作を起動しまた上記リフレッシュアドレスカウンタを更新するためのセルフリフレッシュタイマー回路を含むものであることを特徴とする特許球の軌間第1項から第4項のいずれかに記載の半導体記憶を度。
- 6. 上記半導体記憶袋盘は、さらに、基板パックパイアス電圧をモニタし上記セルフリフレッシュモードにおいてその動作が選択的に停止されるレベル検出回路と、上記レベル検出回路の出力信号が有効とされるときあるいは上記セルフリフレッシュモードにおいてリフレッシュ動作が実行されるとき選択的に動作状態とされ上記基板パックパイアス電圧を形成する第1の電圧発生回路と、上記基板パックパイアス電圧を形成し上記セルフリフレッシュモードにおいてその動作が選択的に停止される第2の電圧発生回路とを含む基板パックパイアス電圧発生回路を具備するものであることを特徴とする特許研求の範囲<u>第1項から第5項のいずれかに</u>配載の半導体配像製産。
- 7. 上記第1の電圧発生回路は、上記第2の電圧発生回路に比較してその電流供 輸能力が大きくされることを特徴とする特許額求の短四額<u>6</u>項記載の半導体記 物を記
- 8. 投定されるワード協か択一的に選択状態とされることによって選択的に動作 状態とされかつ第1の動作モードにおいて所定数ずつ同時に動作状態とされ罪 2の動作モードにおいて上紀所定数より多い他の所定数ずつ同時に選択状態と される複数のメモリアレイと、

所定のプースト容段を合み回路の電器電圧より高い所定のプーストレベルと されるワード線選択タイミング信号を形成する信号発生回路と、

上記メモリアレイに対応して設けられ対応する上記メモリアレイの指定され

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.